题
11 列进制数写成权展开式
⑴ (4517239)10 4×103+5×102+1×101+7×100+2×101+3×102+9×103
⑵ (101100101)21×24+0×23+1×22+1×21+0×20+0×21+1×22+0×23+1×24
⑶ (325744)83×82+2×81+5×80+7×81+4×82+4×83
⑷ (7854AF)167×162+8×161+5×160+4×161+A×162+F×163
12 完成列二进制表达式运算
13 列二进制数转换成十进制数八进制数十六进制数：
⑴ (1110101)2(165)8(75)167×16+5(117)10
⑵ (0110101)2(065)8(0D4)1613×161+4×162(0828125)10
⑶ (1011101)2(272)8(174)161×16+7+4×161(2325)10
14 列十进制数转换成二进制数八进制数十六进制数精确数点5位：
⑴ (29)10(1D)16(11101)2(35)8
⑵ (0207)10(034FDF)16(0001101)2(015176)8
⑶ (33333)10(21553F7)16(100001010101)2(4125237)8
15 判断二进制正整数Bb6b5b4b3b2b1b0否(4)10整
解 二进制正整数(2)10时数点左移动位 (4)10时数点左移动两位整时应余数b10b00时 二进制正整数Bb6b5b4b3b2b1b0否(4)10整
16 写出列数原码反码补码：
⑴ 01011
[01011]原01011 [01011]反01011 [01011]补01011
⑵ 00000
[0000]原00000 [00000]反00000 [00000]补00000
⑶ 10110
[10110]原110110 [10110]反101001 [10110]补101010
17 已知[N]补10110求[N]原[N]反N
解[N]补10110 [N]反[N]补110101 [N]原11010N01010
18 原码反码补码完成运算：
⑴ 00001010011010
[00001010011010]原10010101
∴000010100110100010101
[00001010011010]反[0000101]反+[0011010]反00000101+1110010111101010
∴000010100110100010101
[00001010011010]补[0000101]补+[0011010]补00000101+1110011011101011
∴000010100110100010101
⑵ 00101100100110
[00101100100110]原1010000
∴001011001001100010000
[00101100100110]反[0010110]反+[0100110]反0010110+10110011101111
∴001011001001100010000
[00101100100110]补[0010110]补+[0100110]补0010110+10110101110000
∴001011001001100010000
19 分9补数10补数完成列十进制数运算：
⑴ 2550123
[2550123]9补[2550]9补+[123]9补02550+9987602427
∴25501232427
[2550123]10补[2550]10补+[123]10补02550+9987702427
∴25501232427
⑵ 537846
[537846]9补[537]9补+[846]9补0537+91539690
∴537846309
[537846]10补[537]10补+[846]10补0537+91549691
∴537846309
110 列8421BCD码转换成二进制数十进制数
⑴ (011010000011)8421BCD(1010101011)2(683)10
⑵ (010001011001)8421BCD(10110111100110)2(459)10
111 试8421BCD码余3码格雷码分表示列数：
⑴ (578)10(010101111000)8421BCD(100010101011)余3码(1001000010)2(1101100011)Gray
⑵ (1100110)2(1010101)Gray(102)10(000100000010)8421BCD(010000110101)余3码
题二
21 分指出变量（ABCD）种取值组合时列函数值1
真值表中6种
真值表中8种
真值表中001110111111外13种：
22 逻辑代数公理定理规证明列表达式：
⑴
证明左边右边
∴原等式成立
⑵
证明左边右边
∴原等式成立
⑶
证明左边
右边
∴原等式成立
⑷
证明右边左边
∴原等式成立
⑸
证明左边右边
∴原等式成立
23 真值表检验列表达式：
⑴
⑵
24 求列函数反函数偶函数：
⑴
⑵
⑶
25 回答列问题：
⑴ 已知 X+YX+ZYZ正确？什？
答：正确
X+YX+Z偶等式XYXZ
Y Y + XYY+XZ(X+Y)(Y+Z) (X+Y)(Y+Z)
Z Z + XZZ+XY(X+Z)(Y+Z) (X+Y)(Y+Z)
YZ
⑵ 已知 XYXZYZ正确？什？
答：正确
XYXZ偶等式X+YX+Z
Y Y + XYY+XZ(X+Y)(Y+Z) (X+Y)(Y+Z)
Z Z + XZZ+XY(X+Z)(Y+Z) (X+Y)(Y+Z)
YZ
⑶已知 X+YX+Z XYXZYZ正确？什？
答：正确
X+YX+Z XYXZ
Y Y + XY Y + XZ(X+Y)(Y+Z)(X+Z)(Y+Z)Z+XYZ+XZZ
⑷已知 X+YXZYZ正确？什？
答：正确
X+YXZ相等偶式XYX+Z
Y Y + XY Y +（X + Z）X+Y+Z
Z Z +XZ Z + ( X + Y ) X+Y+Z
YZ
26 代数化简法化简列函数：
⑴
⑵
⑶
27 列函数表示成项形式项积形式：
⑴ ∑m(04567) ∏M(123)（卡诺图1）
⑵ ∑m(456712131415)
∏M(0123891011) （卡诺图2）
⑶ ∑m(01234)
∏M(56789101112131415) （卡诺图3）
28 卡诺图化简列函数写出简表达式简表达式：
⑴
⑵
⑶
29 卡诺图判断函数关系
见
210 卡诺图图示回答面两问题：
⑴ 取值时取简－表达式
两卡诺图出1时 取简－表达式
⑵ 取值时取简－表达式
两卡诺图出11时
取简－表达式
211 卡诺图化简包含关取项函数输出函数
⑴ ∑m(0271315)+ ∑d(13456810)
∴
⑵
∴
题三
31 列函数简化非门非门画出逻辑电路
⑴∑m(0237)
⑵∏M(36) ∑m(012457)
⑶
⑷
32 列函数简化非门画出逻辑电路
⑴
⑵
∑m(12678910131415)
33 分析图348示逻辑电路图求出简化逻辑电路
解：图示门输出端标输出函数符号
A（B⊙C）+C（A⊙B）
真值表简化逻辑电路图逻辑功：输入变量ABC序AC1余两信号相电路输出1否输出0
34 输入变量取值时图349中逻辑电路图等效
解：∵
∴取值相（取01）时三逻辑电路图等效
35 假定代表两位二进制正整数非门设计满足求逻辑电路：
⑴ （Y二进制数表示）
两位二进制正整数方二进制数四位输入端AB两变量输出端Y3Y2Y1Y0四变量
⑴真值表： ⑵真值表：
∴Y3ABY2Y10Y0+ AB B逻辑电路
⑵（Y二进制数表示）
两位二进制正整数立方二进制数五位输入端AB两变量输出端Y4Y3Y2Y1Y0五变量列出真值表⑵
∴Y4ABY3Y20Y1 AB Y0+ AB B逻辑电路图
36 设计位十进制数（8421BCD码）5组合逻辑电路电路输出十进制数（8421BCD码）实现该逻辑功逻辑电路图否需逻辑门？
解：位十进制数（8421BCD码）5十进制数（8421BCD码）八位输入端ABCD四变量输出端Y7Y6Y5Y4Y3Y2Y1Y0八变量
真值表：
卡诺图化
简：Y70Y6AY5BY4CY30Y2D Y10Y0D
逻辑电路图示化简时利关项逻辑电路需逻辑门
37 设计接收两位二进制Yy1y0Xx1x0输出Zz1z2逻辑电路YX时Z11Y>X时Z10Y解：根题目求功列出真值表：
卡诺图化简：z1+
z2+
∴转化非非式：
逻辑电路：
38 设计检测电路检测四位二进制码中1数否奇数偶数1输出1否0
解：ABCD代表输入四二进制码F输出变量题意真值表：
卡诺图化简：
非门实现逻辑电路：
异门实现电路
39 判断列函数否存险消出
现险
⑴
⑵
⑶
解⑴存险
⑵存险消险办法添加冗余项BD
：
⑶存险消险办法添加冗余子项
：
题四
41 图455示步时序逻辑电路试写出该电路激励函数输出函数表达式
解：输出函数：
激励函数：
42 已知状态表表445示作出相应状态图
解：状态图：
43 已知状态图图456示作出相应状态表
解：相应状态表：
44 图457示状态图表示步时序逻辑电路处中某未知状态确定初始状态加入输入序列观察输出序列果输入序列相应输出序列000011000100111试确定该步时序电路初始状态
解：分析问题方便面写出状态表：
输入序列相应输出序列000时ABCD符合条件序列011时转B态C态排AD态序列000时BC保持原态接着序列100时B态转A态C态转D态序列111时D态输出1排B态确定该步时序电路初始状态C态
C（初态）→（000）→C→（011）→C→（000）→C→（100）→D→（111）→C
45 分析图458示步电路作出状态图状态表说明该电路逻辑功
解：激励方程：
输出方程：
∴触发器状态方程：
0
图见该电路逻辑功：时钟脉作输入意序列x均电路返回00状态
46 图459串行加法器逻辑框图试作出状态图状态表
解 状态图状态表
47 作1010序列检测器状态图已知输入输出序列输入：0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 输出：0 0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0
解：1010序列检测器状态图右
48 设计代码检测器电路串行输入余3码输入非法数字时电路输出
0否输出1试作出状态图
解：余3码非法数字六000000010010110111101111
原始状态图：
49 简化表446示完全确定状态表
解：表446示完全确定状态表隐含表：
考察定状态表较状态CF输入x10产生输出相x0时建立次态相x1时次态相：
N（C1）A
N（F1）D
状态CF否合取决状态AD否合
状态AD输入x10产生输出分相x1时次态现态交错x0时次态相：
N（A0）E N（D0）B
状态AD否合取决状态BE否合
状态BE输入x10产生输出分相x0时次态：
N（B0）A N（E0）D
x1时建立次态相：
N（B1）F N（E1）C
发现：状态CFADBE否合出现循环关系：
显然循环中状态现输入产生输出分相循环中某状态时出发保证输入序列产生输出序列相循环中状态分合令
A{AD} B{BE} C{CF}
代入原始状态表中简化令DE代GH化状态表
410 简化表447示完全确定状态表
解：定完全确定状态表画出隐含表出全部相容状态五：
（AB）（CD）（CE）（AD）（BC）
五相容状态出身
相容类
作出闭覆盖表寻找闭覆盖
闭覆盖表出两种化方案应化状态表：
两方案出方案相容类数目少佳方案
411 状态分配基原表448示状态表转换成二进制状态表
解：定状态表中ABCD四状态中B态C态合相容类成状态B态根状态分配原1)AB应分配相邻代码根状态分配原2)ABBD应分配相邻代码根状态分配原3)ABBD应分配相邻代码根状态分配原4)状态B代码应分配00
分配二进制代码卡诺图代码分配结果：B00A01D10C11会出现状态作关项处理
二进制状态表
412 分JKTD触发器作步时序电路存储电路试根表449示二进制状态表设计步时序电路进行较
解：面画出分JKTD触发器作步时序电路存储电路时激励函数输出函数卡诺图：
∴触发器激励函数输出函数表达式：
逻辑电路：
见JK触发器线路较简单门电路较少成较低
413 设计两二进制数Xx1x2┅xnYy1 y 2┅ y n进行较步时序电路中XY串行输入电路xy输入端较x1 y 1开始次进行xn y n电路两输出ZxZy较结果X＞YZx1Zy0X＜YZy1Zx0XYZx Zy１求少状态数作出状态图状态表作逻辑门触发器实现
解：两数进行较时先较高位然较低位
xi y i01两输出Zx Zy1应较低位相等两输出变位数相等输出Zx Zy1表示较结果XY
较程中出现某位数等较结束xi＞ y i时输出Zx1Zy0较结果X＞Yxi＜y i时输出Zx0Zy1较结果X＜Y
题意求求少状态数作出状态图状态表作逻辑门触发器实现采Moore型电路两D触发器两触发器输出电路输出中y 2表示Zyy 1表示ZxABC三状态分表示XYX＜YX＞Y
令
A11B01C10二进制状态表采D触发器卡诺图化简激励方程：
设计步时序逻辑电路：
题四5
51：(1)列出电路激励函数输出函数表达式：
(2)作状态真值表：
输入
现态
激励函数
次态
CP
Q1 Q2 Q3
J1 K1 CP1
J2 K2 CP2
J3 K3 CP3
Q1(n+1) Q2(n+1 Q3(n+1))
1
0 0 0
1 1 1
1 1 0
0 1 0
1 0 0
1
0 0 1
1 1 1
0 1 0
0 1 0
1 0 1
1
0 1 0
1 1 1
1 1 0
1 1 0
1 1 0
1
0 1 1
1 1 1
0 1 0
0 1 0
1 1 1
1
1 0 0
1 1 1
0 1 1
0 1 1
0 1 0
1
1 0 1
1 1 1
0 2 2
0 1 1
0 0 0
1
1 1 0
1 1 1
1 1 1
1 1 1
0 0 1
1
1 1 1
1 1 1
0 1 1
0 1 1
0 0 0
(3)作状态图表：
(4)功描述：状态图知电路带启动力六进制计数器
题六
61 两四位二进制行加法器实现两位十进制数8421BCD码余3码转换
62 两块四位数值较器蕊片实现两七位二进制数较
63 三输入八输出译码器必逻辑门实现列逻辑函数表达式：
解：
yz +y+z + + xyz +xy
xy+xyz ++z
逻辑电路：
64四路选择器设计列组合逻辑电路：
⑴ 全加器
⑵ 三变量数表决电路
65 四位二进制步逆计数器必逻辑门构成模12加法计数器
66 两块双移位寄存器蕊片实现模8计数器
67ROM设计三位二进制方器
68 PLA实现四位二进制行加法器
解：根P195图62四位行加法器逻辑电路输出函表达式：
+++
A1B1 +A1C0 + B1C0
设1P1 1P2 1P3 1P4 1P5 A1B1
1P6 A1C0 1P7 B1C0 1P8 1P9 1P10
+++
A2B2+A2C1 + B2C1
设2P1 2P2 2P3 2P4 2P5 A2B2
2P6 A2C1 2P7 B2C1 2P8 2P9 2P10
+++
A3B3+A3C2 + B3C2
设3P1 3P2 3P3 3P4 3P5 A3B3
3P6 A3C2 3P7 B3C2 3P8 3P9 3P10
+++ A4B4+A4C3 + B4C3
设4P1 4P2 4P3 4P4
4P5 A4B4 4P6 A4C3 4P7 B4C3
69 PLA实现图633示时序逻辑电路
解：D触发器激励函数表达式：
输出函数表达式：
Z
设 P 1P 2P 3根激励函数输出函数表达式画出PLA实现时序逻辑电路
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
11 列进制数写成权展开式
⑴ (4517239)10 4×103+5×102+1×101+7×100+2×101+3×102+9×103
⑵ (101100101)21×24+0×23+1×22+1×21+0×20+0×21+1×22+0×23+1×24
⑶ (325744)83×82+2×81+5×80+7×81+4×82+4×83
⑷ (7854AF)167×162+8×161+5×160+4×161+A×162+F×163
12 完成列二进制表达式运算
13 列二进制数转换成十进制数八进制数十六进制数：
⑴ (1110101)2(165)8(75)167×16+5(117)10
⑵ (0110101)2(065)8(0D4)1613×161+4×162(0828125)10
⑶ (1011101)2(272)8(174)161×16+7+4×161(2325)10
14 列十进制数转换成二进制数八进制数十六进制数精确数点5位：
⑴ (29)10(1D)16(11101)2(35)8
⑵ (0207)10(034FDF)16(0001101)2(015176)8
⑶ (33333)10(21553F7)16(100001010101)2(4125237)8
15 判断二进制正整数Bb6b5b4b3b2b1b0否(4)10整
解 二进制正整数(2)10时数点左移动位 (4)10时数点左移动两位整时应余数b10b00时 二进制正整数Bb6b5b4b3b2b1b0否(4)10整
16 写出列数原码反码补码：
⑴ 01011
[01011]原01011 [01011]反01011 [01011]补01011
⑵ 00000
[0000]原00000 [00000]反00000 [00000]补00000
⑶ 10110
[10110]原110110 [10110]反101001 [10110]补101010
17 已知[N]补10110求[N]原[N]反N
解[N]补10110 [N]反[N]补110101 [N]原11010N01010
18 原码反码补码完成运算：
⑴ 00001010011010
[00001010011010]原10010101
∴000010100110100010101
[00001010011010]反[0000101]反+[0011010]反00000101+1110010111101010
∴000010100110100010101
[00001010011010]补[0000101]补+[0011010]补00000101+1110011011101011
∴000010100110100010101
⑵ 00101100100110
[00101100100110]原1010000
∴001011001001100010000
[00101100100110]反[0010110]反+[0100110]反0010110+10110011101111
∴001011001001100010000
[00101100100110]补[0010110]补+[0100110]补0010110+10110101110000
∴001011001001100010000
19 分9补数10补数完成列十进制数运算：
⑴ 2550123
[2550123]9补[2550]9补+[123]9补02550+9987602427
∴25501232427
[2550123]10补[2550]10补+[123]10补02550+9987702427
∴25501232427
⑵ 537846
[537846]9补[537]9补+[846]9补0537+91539690
∴537846309
[537846]10补[537]10补+[846]10补0537+91549691
∴537846309
110 列8421BCD码转换成二进制数十进制数
⑴ (011010000011)8421BCD(1010101011)2(683)10
⑵ (010001011001)8421BCD(10110111100110)2(459)10
111 试8421BCD码余3码格雷码分表示列数：
⑴ (578)10(010101111000)8421BCD(100010101011)余3码(1001000010)2(1101100011)Gray
⑵ (1100110)2(1010101)Gray(102)10(000100000010)8421BCD(010000110101)余3码
题二
21 分指出变量（ABCD）种取值组合时列函数值1
真值表中6种
真值表中8种
真值表中001110111111外13种：
22 逻辑代数公理定理规证明列表达式：
⑴
证明左边右边
∴原等式成立
⑵
证明左边右边
∴原等式成立
⑶
证明左边
右边
∴原等式成立
⑷
证明右边左边
∴原等式成立
⑸
证明左边右边
∴原等式成立
23 真值表检验列表达式：
⑴
⑵
24 求列函数反函数偶函数：
⑴
⑵
⑶
25 回答列问题：
⑴ 已知 X+YX+ZYZ正确？什？
答：正确
X+YX+Z偶等式XYXZ
Y Y + XYY+XZ(X+Y)(Y+Z) (X+Y)(Y+Z)
Z Z + XZZ+XY(X+Z)(Y+Z) (X+Y)(Y+Z)
YZ
⑵ 已知 XYXZYZ正确？什？
答：正确
XYXZ偶等式X+YX+Z
Y Y + XYY+XZ(X+Y)(Y+Z) (X+Y)(Y+Z)
Z Z + XZZ+XY(X+Z)(Y+Z) (X+Y)(Y+Z)
YZ
⑶已知 X+YX+Z XYXZYZ正确？什？
答：正确
X+YX+Z XYXZ
Y Y + XY Y + XZ(X+Y)(Y+Z)(X+Z)(Y+Z)Z+XYZ+XZZ
⑷已知 X+YXZYZ正确？什？
答：正确
X+YXZ相等偶式XYX+Z
Y Y + XY Y +（X + Z）X+Y+Z
Z Z +XZ Z + ( X + Y ) X+Y+Z
YZ
26 代数化简法化简列函数：
⑴
⑵
⑶
27 列函数表示成项形式项积形式：
⑴ ∑m(04567) ∏M(123)（卡诺图1）
⑵ ∑m(456712131415)
∏M(0123891011) （卡诺图2）
⑶ ∑m(01234)
∏M(56789101112131415) （卡诺图3）
28 卡诺图化简列函数写出简表达式简表达式：
⑴
⑵
⑶
29 卡诺图判断函数关系
见
210 卡诺图图示回答面两问题：
⑴ 取值时取简－表达式
两卡诺图出1时 取简－表达式
⑵ 取值时取简－表达式
两卡诺图出11时
取简－表达式
211 卡诺图化简包含关取项函数输出函数
⑴ ∑m(0271315)+ ∑d(13456810)
∴
⑵
∴
题三
31 列函数简化非门非门画出逻辑电路
⑴∑m(0237)
⑵∏M(36) ∑m(012457)
⑶
⑷
32 列函数简化非门画出逻辑电路
⑴
⑵
∑m(12678910131415)
33 分析图348示逻辑电路图求出简化逻辑电路
解：图示门输出端标输出函数符号
A（B⊙C）+C（A⊙B）
真值表简化逻辑电路图逻辑功：输入变量ABC序AC1余两信号相电路输出1否输出0
34 输入变量取值时图349中逻辑电路图等效
解：∵
∴取值相（取01）时三逻辑电路图等效
35 假定代表两位二进制正整数非门设计满足求逻辑电路：
⑴ （Y二进制数表示）
两位二进制正整数方二进制数四位输入端AB两变量输出端Y3Y2Y1Y0四变量
⑴真值表： ⑵真值表：
∴Y3ABY2Y10Y0+ AB B逻辑电路
⑵（Y二进制数表示）
两位二进制正整数立方二进制数五位输入端AB两变量输出端Y4Y3Y2Y1Y0五变量列出真值表⑵
∴Y4ABY3Y20Y1 AB Y0+ AB B逻辑电路图
36 设计位十进制数（8421BCD码）5组合逻辑电路电路输出十进制数（8421BCD码）实现该逻辑功逻辑电路图否需逻辑门？
解：位十进制数（8421BCD码）5十进制数（8421BCD码）八位输入端ABCD四变量输出端Y7Y6Y5Y4Y3Y2Y1Y0八变量
真值表：
卡诺图化
简：Y70Y6AY5BY4CY30Y2D Y10Y0D
逻辑电路图示化简时利关项逻辑电路需逻辑门
37 设计接收两位二进制Yy1y0Xx1x0输出Zz1z2逻辑电路YX时Z11Y>X时Z10Y
卡诺图化简：z1+
z2+
∴转化非非式：
逻辑电路：
38 设计检测电路检测四位二进制码中1数否奇数偶数1输出1否0
解：ABCD代表输入四二进制码F输出变量题意真值表：
卡诺图化简：
非门实现逻辑电路：
异门实现电路
39 判断列函数否存险消出
现险
⑴
⑵
⑶
解⑴存险
⑵存险消险办法添加冗余项BD
：
⑶存险消险办法添加冗余子项
：
题四
41 图455示步时序逻辑电路试写出该电路激励函数输出函数表达式
解：输出函数：
激励函数：
42 已知状态表表445示作出相应状态图
解：状态图：
43 已知状态图图456示作出相应状态表
解：相应状态表：
44 图457示状态图表示步时序逻辑电路处中某未知状态确定初始状态加入输入序列观察输出序列果输入序列相应输出序列000011000100111试确定该步时序电路初始状态
解：分析问题方便面写出状态表：
输入序列相应输出序列000时ABCD符合条件序列011时转B态C态排AD态序列000时BC保持原态接着序列100时B态转A态C态转D态序列111时D态输出1排B态确定该步时序电路初始状态C态
C（初态）→（000）→C→（011）→C→（000）→C→（100）→D→（111）→C
45 分析图458示步电路作出状态图状态表说明该电路逻辑功
解：激励方程：
输出方程：
∴触发器状态方程：
0
图见该电路逻辑功：时钟脉作输入意序列x均电路返回00状态
46 图459串行加法器逻辑框图试作出状态图状态表
解 状态图状态表
47 作1010序列检测器状态图已知输入输出序列输入：0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 输出：0 0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0
解：1010序列检测器状态图右
48 设计代码检测器电路串行输入余3码输入非法数字时电路输出
0否输出1试作出状态图
解：余3码非法数字六000000010010110111101111
原始状态图：
49 简化表446示完全确定状态表
解：表446示完全确定状态表隐含表：
考察定状态表较状态CF输入x10产生输出相x0时建立次态相x1时次态相：
N（C1）A
N（F1）D
状态CF否合取决状态AD否合
状态AD输入x10产生输出分相x1时次态现态交错x0时次态相：
N（A0）E N（D0）B
状态AD否合取决状态BE否合
状态BE输入x10产生输出分相x0时次态：
N（B0）A N（E0）D
x1时建立次态相：
N（B1）F N（E1）C
发现：状态CFADBE否合出现循环关系：
显然循环中状态现输入产生输出分相循环中某状态时出发保证输入序列产生输出序列相循环中状态分合令
A{AD} B{BE} C{CF}
代入原始状态表中简化令DE代GH化状态表
410 简化表447示完全确定状态表
解：定完全确定状态表画出隐含表出全部相容状态五：
（AB）（CD）（CE）（AD）（BC）
五相容状态出身
相容类
作出闭覆盖表寻找闭覆盖
闭覆盖表出两种化方案应化状态表：
两方案出方案相容类数目少佳方案
411 状态分配基原表448示状态表转换成二进制状态表
解：定状态表中ABCD四状态中B态C态合相容类成状态B态根状态分配原1)AB应分配相邻代码根状态分配原2)ABBD应分配相邻代码根状态分配原3)ABBD应分配相邻代码根状态分配原4)状态B代码应分配00
分配二进制代码卡诺图代码分配结果：B00A01D10C11会出现状态作关项处理
二进制状态表
412 分JKTD触发器作步时序电路存储电路试根表449示二进制状态表设计步时序电路进行较
解：面画出分JKTD触发器作步时序电路存储电路时激励函数输出函数卡诺图：
∴触发器激励函数输出函数表达式：
逻辑电路：
见JK触发器线路较简单门电路较少成较低
413 设计两二进制数Xx1x2┅xnYy1 y 2┅ y n进行较步时序电路中XY串行输入电路xy输入端较x1 y 1开始次进行xn y n电路两输出ZxZy较结果X＞YZx1Zy0X＜YZy1Zx0XYZx Zy１求少状态数作出状态图状态表作逻辑门触发器实现
解：两数进行较时先较高位然较低位
xi y i01两输出Zx Zy1应较低位相等两输出变位数相等输出Zx Zy1表示较结果XY
较程中出现某位数等较结束xi＞ y i时输出Zx1Zy0较结果X＞Yxi＜y i时输出Zx0Zy1较结果X＜Y
题意求求少状态数作出状态图状态表作逻辑门触发器实现采Moore型电路两D触发器两触发器输出电路输出中y 2表示Zyy 1表示ZxABC三状态分表示XYX＜YX＞Y
令
A11B01C10二进制状态表采D触发器卡诺图化简激励方程：
设计步时序逻辑电路：
题四5
51：(1)列出电路激励函数输出函数表达式：
(2)作状态真值表：
输入
现态
激励函数
次态
CP
Q1 Q2 Q3
J1 K1 CP1
J2 K2 CP2
J3 K3 CP3
Q1(n+1) Q2(n+1 Q3(n+1))
1
0 0 0
1 1 1
1 1 0
0 1 0
1 0 0
1
0 0 1
1 1 1
0 1 0
0 1 0
1 0 1
1
0 1 0
1 1 1
1 1 0
1 1 0
1 1 0
1
0 1 1
1 1 1
0 1 0
0 1 0
1 1 1
1
1 0 0
1 1 1
0 1 1
0 1 1
0 1 0
1
1 0 1
1 1 1
0 2 2
0 1 1
0 0 0
1
1 1 0
1 1 1
1 1 1
1 1 1
0 0 1
1
1 1 1
1 1 1
0 1 1
0 1 1
0 0 0
(3)作状态图表：
(4)功描述：状态图知电路带启动力六进制计数器
题六
61 两四位二进制行加法器实现两位十进制数8421BCD码余3码转换
62 两块四位数值较器蕊片实现两七位二进制数较
63 三输入八输出译码器必逻辑门实现列逻辑函数表达式：
解：
yz +y+z + + xyz +xy
xy+xyz ++z
逻辑电路：
64四路选择器设计列组合逻辑电路：
⑴ 全加器
⑵ 三变量数表决电路
65 四位二进制步逆计数器必逻辑门构成模12加法计数器
66 两块双移位寄存器蕊片实现模8计数器
67ROM设计三位二进制方器
68 PLA实现四位二进制行加法器
解：根P195图62四位行加法器逻辑电路输出函表达式：
+++
A1B1 +A1C0 + B1C0
设1P1 1P2 1P3 1P4 1P5 A1B1
1P6 A1C0 1P7 B1C0 1P8 1P9 1P10
+++
A2B2+A2C1 + B2C1
设2P1 2P2 2P3 2P4 2P5 A2B2
2P6 A2C1 2P7 B2C1 2P8 2P9 2P10
+++
A3B3+A3C2 + B3C2
设3P1 3P2 3P3 3P4 3P5 A3B3
3P6 A3C2 3P7 B3C2 3P8 3P9 3P10
+++ A4B4+A4C3 + B4C3
设4P1 4P2 4P3 4P4
4P5 A4B4 4P6 A4C3 4P7 B4C3
69 PLA实现图633示时序逻辑电路
解：D触发器激励函数表达式：
输出函数表达式：
Z
设 P 1P 2P 3根激励函数输出函数表达式画出PLA实现时序逻辑电路
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
