数电第03章逻辑门电路ppt
- 1. 第三章 逻辑门电路重点： 1.掌握TTL门电路、MOS门电路的特点； 2.学会分析TTL门电路、MOS门电路的逻辑功能； 3.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式 。
- 2. （1-2）§3.0 半导体知识 一. 导体、半导体和绝缘体 导体：容易导电的物质，金属一般都是导体。 绝缘体：不导电的物质，如橡皮、陶瓷、塑料和石英。 半导体： ※导电特性处于导体和绝缘体之间，如锗、硅、砷化镓和一些硫化物、氧化物等。 ※ ※当受外界热和光的作用时，它的导电能力明显变化。称热敏特性和光敏特性。 ※ ※ ※ 往纯净的半导体中掺入某些杂质(其它化学元素)，会使它的导电能力明显改变。
- 3. （1-3）二. 本征半导体 完全纯净的、具有晶体结构的半导体，如锗、硅等1.形成共价键结构，导电能力较弱；+4+4+4+4硅原子2.光照或受热激发价电子成为自由电子，导电能力增强。自由电子空穴自由电子带负电，空穴带正电，都是可以移动的粒子。
- 4. （1-4）三. 杂质半导体 1、N 型半导体 在硅或锗晶体中掺入少量的五价元素磷(或锑)。++++++++++++++++++++++++整块N 型半导体示意图:+4+4+5+4多余电子 自由电子磷原子硅原子N 型半导体特点: 自由电子很多,空穴很少。
- 5. （1-5）2、P 型半导体 在硅或锗晶体中掺入少量的三价元素,如硼(或铟)。－－－－－－－－－－－－－－－－－－－－－－－－整块P 型半导体示意图:P 型半导体特点: 自由电子很少,空穴很多。+4+4+3+4硼原子空穴硅原子
- 6. （1-6）综述与问题 N 型半导体特点: 自由电子很多（多子） ,空穴很少（少子） ； 整块N 型半导体示意图:++++++++++++++++++++++++P 型半导体特点: 自由电子很少（少子）, 空穴很多（多子） ； 整块P 型半导体示意图:－－－－－－－－－－－－－－－－－－－－－－－－若将上述二者结合在一起，会如何？
- 7. （1-7）四、 PN结 1、PN 结的形成P型半导体N型半导体－－－－++++－－－－－－－－－－－－－－－－－－－－++++++++++++++++++++空间电荷区空间电荷区稳定后形成PN 结内电场
- 8. （1-8）2、 PN 结的特性 (1)PN 结正向偏置(加正向电压)——P 区加正, N 区加负电压PN结变薄内电场外电场+_RE－－－－++++－－－－－－－－－－－－－－－－－－－－++++++++++++++++++++I当内外电场相互抵消时,PN相当于短接:正向电流I≈E/R
- 9. （1-9）2、PN 结反向偏置(加反向电压) ——P区加负、N 区加正电压。内电场外电场PN结变厚I'≈0内外电场相互加强,PN相当于断开: 反向电流I'≈0-+RE－－－－++++－－－－－－－－－－－－－－－－－－－－++++++++++++++++++++
- 10. （1-10）§3.0 二极管特性及其组成的门电路 用来实现基本逻辑运算和复合逻辑运算的单元电路称为门电路，它是由二极管、三极管、场效应管等半导体器件组成。这些半导体器件在数字电路中只工作在两种状态：开通(导通)、关断(截止)，即开关作用。 门电路可以有一个或多个输入端，但只有一个输出端。门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。所以门电路是一种逻辑电路。
- 11. （1-11）§3.0 二极管特性及其组成的门电路 一、半导体二极管D阳极阴极1、图形符号
- 12. （1-12）UD =0.7V(硅管) 0.3V(锗管)≈0相当于短接, 称D为导通若E ＞ 0.7V(硅管)、 0.3V(锗管)： RD ≈0ERDIRD+ UD -2、二极管的开关特性 (1)当二极管上加正向电压时这时二极管相当于一个接通的开关。(2)当二极管上加反向电压时R'D ≈∞ , I'≈0, U'D≈E 这时二极管相当于一个： 断开的开关——称D为截止。 二极管具有 —— 单向导电性ERDR'D+ U'D -I'I=
- 13. （1-13）二. 二极管组成的门电路 (DDL门电路) 1. 二极管与门 (1)电路LD1D2A B+12VR+ uL -D1D2+ uA -+ 12V -R+ uB - 简化电路输入信号输入信号输出电压＆BAL(2)图形符号
- 14. （1-14）设二极管为硅管,包括以后的分析。此外，注意：二极管抢先导通正向压降大的管子。0 00 3V3V 03V 3V0.7V0.7V0.7V3.7VLD1D2A B+12VR+ uL -D1D2+ uA -+ 12V -R+ uB -(3)工作原理(输出输入关系)uAuBuL0V 0V 0.7V0V 3V 0.7V3V 0V 0.7V3V 3V 3.7V
- 15. （1-15）(4)真值表(状态表、功能表)(5)逻辑代数式：L=A·B高低电平用1、0等效有0出0，全1出1uAuBuL0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABL000010100111高电平：＞2V ——— 低电平：＜1V 正逻辑：高电平用“1”表示，低电平用“0”表示 负逻辑：高电平用“0”表示，低电平用“1”表示 今后讲课、作业若不特别指明，默认为正逻辑
- 16. （1-16）2. 二极管或门 (1)电路LD1D2AB-12V(2)图形符号≥1BAL0 00 3V3V 03V 3V－0.7V2.3V2.3V2.3V(3)真值表(4)逻辑代数式：有1出1，全0出0L=A+BABL0 0 00 1 11 0 11 1 1
- 17. （1-17）FET分类: 绝缘栅场效应管 结型场效应管增强型 耗尽型N沟道 P沟道N沟道 P沟道N沟道 P沟道§3.1场效应管的特性及其组成的 MOS逻辑门电路 一、场效应管简介 ——场效应管(Field Effect Transistor，简称FET) √ √ √ √●绝缘栅场效应管(Metal Oxide Semiconductor FET) —— 简称MOSFET。
- 18. P沟道增强型gdsBgdsBgdsBgdsBP沟道耗尽型N沟道增强型N沟道耗尽型MOSFET的类型和符号表示： P 型衬底N+N+sgdB漏极源极栅极衬底GSDB记忆：虚线增强型 N内(Nei)P外
- 19. （1-19）(一)增强型绝缘栅场效应管 1. 增强型、N沟道的绝缘栅场效应管 (1) 符号漏极源极栅极衬底GSDB(2)基本接法∵在出厂时栅极G与D B S是绝缘的 ∴栅极电流ig≈0输入gsduGigiD+uDDRD或gsd0V+uDDRDuG
- 20. （1-20）(3) N沟道增强型管的工作状态及其判断方法 [1]截止状态 条件：当uG＝0即：uGS ＝0时 特点： iD＝0, uDS＝uDD 这时场效应管D 、S端相当于: 一个断开的开关。 [2]可变电阻状态 条件：当uG＝uDD即： uGS ＝uDD ≠0时 特点： rds≈0 ， uDS≈0 场效应管D~S端相当于: 一个接通的开关。（因此uGS就是一个控制端 ） [3]恒流状态(放大状态) 特点、判断方法模电里学gsduG+ uDS -igiD+uDDRD
- 21. （1-21）2. 增强型、 P沟道的绝缘栅场效应管 (1)符号 栅极G与D、B、S是绝缘的。栅极电流ig≈0 (3)分析方法 当uG＝uDD，即：uGS ＝0时：截止。特点： iD＝0 。 当uG＝0，即：uGS ＝ -uDD ≠0时：导通。特点：uDS≈0 。漏极源极栅极衬底GSDB(2)基本接法dsuGuDD+uDDRgdsuGigiD+uDDRD或
- 22. （1-22）例1判断下面MOS管的工作状态。截止导通导通截止gsd+5V0V+5VRgsd+5V0V0VRgsd+5V+5V+5VRgsd+5V+5V0VR
- 23. （1-23）(二)耗尽型绝缘栅场效应管 1.耗尽型、 N沟道的绝缘栅场效应管 (1)符号GSDB漏极源极栅极衬底(2)基本接法gsduG+ uDS -igiD+uDDRDgsd+uDDuG0VRD或 栅极G与D、B、S是绝缘的。栅极电流ig≈0 (3)分析方法 当uG＝0，即: uGS ＝0时：导通。特点： uDS≈0 。 当uG＝-uDD，即: uGS ＝-uDD≠0时：截止。特点: iD＝0 。
- 24. （1-24）2.耗尽型、P沟道的绝缘栅场效应管 (1)符号GSDB 栅极G与D、B、S是绝缘的。栅极电流ig≈0 (3)分析方法 当uG＝0,即: uGS ＝0时：导通。特点： uDS≈0 。 当uG＝uDD ，即: uGS ＝uDD≠0时：截止。特点： iD＝0 。漏极源极栅极衬底(2)基本接法gsduG+ uDS -igiD-uDDRD有时gsd-uDD uG0VR
- 25. （1-25）例2判断下面MOS管的工作状态。截止导通截止导通gsd+5V-5V0VRgsd+5V0V0VRgsd-5V+5V0VRgsd-5V0V0VR
- 26. （1-26）二、CMOS反相器(非门) CMOS电路——由增强型N沟道与P沟道管组成的互补电路 1、电路3、工作原理(逻辑关系) (1)当VA=0V时， TN截止，TP导通。输出VL≈VDD。 (2)当VA=VDD时， TN导通，TP截止，输出VL≈0V。2.图形符号AL1 TPTNVDDVAVL4.真值表(状态表、功能表)AL0110
- 27. （1-27）三、其他的CMOS门电路 1．CMOS与非门 (1)电路(3) 逻辑关系(2)图形符号BAL＆ ABL0 0 10 0VDD0 VDDVDD 0VDD VDDVDDVDDTN2TN1BLTP2VDDTP1A00 1 11 0 11 1 0
- 28. （1-28）2．CMOS或非门 (1)电路(3) 逻辑关系(2)图形符号BAL≥1 ABL0 0VDD0 VDDVDD 0VDD VDD000TN2TN1ATP2VDDTP1BL0 0 10 1 01 0 01 1 0
- 29. （1-29）(3) 逻辑关系(方法一)(2)图形符号BAL＝1 ABL3．CMOS异或门 (1)电路0 000 VDDVDD 0VDD VDDVDDVDD00 0 00 1 11 0 11 1 0AVDDBLX
- 30. （1-30）逻辑关系(方法二)：AVDDBLXAB
- 31. （1-31）1.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。 四、CMOS漏极开路(OD)与非门+VDDTN1TN2AB+VDDCD01
- 32. （1-32）四、CMOS漏极开路(OD)与非门 1． OD与非门电路3、逻辑关系2、图形符号ABL0 0 1 0 1 1 1 0 1 1 1 0BAL＆ 外接公共上拉电阻ALBVDDRP(a)工作时必须外接电源和电阻;(b)与非逻辑不变(c) 可以实现线与功能;
- 33. （1-33）漏极开路门输出连接(c) 可以实现线与功能;
- 34. （1-34）(2) 上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max） 。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。
- 35. （1-35）五、三态输出门电路(TSL) 1.三态输出门 (1)电路(3) 逻辑关系(2)图形符号ENAL1 1ENAL1 △TPTNVDDL1≥1 ＆ A EN (控制端)当EN=0时，输出为高阻状态。所以，这是一个高电平有效的三态门。当EN=1时, 为正常的传输门, 输出 L＝A0 0 1 10 00 ∞ 1 ∞
- 36. （1-36）ENAL1 △2 .其它种类的三态门 (1)三态非门ENAL00101010 ∞11 ∞低电平有效的三态非门当EN=0时，为正常的非门 当EN=1时，输出为高阻状态ENAL1 △ENAL10111000 ∞01 ∞高电平有效的三态非门当EN=1时，为正常的非门 当EN=0时，输出为高阻状态
- 37. （1-37）(2)三态“与非”门输出高阻 EN＝1EN＝0输出高阻 EN＝0EN＝1高电平有效的三态与非门低电平有效的三态与非门&A B ENL▽&A B ENL▽
- 38. （1-38）六、CMOS传输门电路的工作原理 设TP:VTP ≤ -2V， TN:VTN ≥ 2V. I的变化范围为－5V到+5V。 5V+5V5V到+5VGSN< VTN, TN截止GSP=5V (-5V到+5V)=(10到0)V 开关断开，不能转送信号GSN= -5V (－5V到+5V)=(0到-10)V GSP > VTP , TP截止1）当c=0， c =1时c=0=-5V， c =1=+5V
- 39. （1-39）CTPvO/vIvI/vO+5V–5VTNC+5V5VGSP= 5V (－3V~+5V) =2V ~ 10VGSN=5V (－5V~+3V)=(10~2)V b、I=3V~5VGSN>VTN, TN导通a、I=5V~3VTN导通，TP导通GSP < VTP , TP 导通C、I=3V~3V2）当c=1， c =0时
- 40. （1-40）六、 CMOS传输门 1.电路2.图形符号vi/vovo/viCCTGTNTP+5V 0Vvi/vovo/vi — CC3. 工作原理(1)当C＝0V, 即C ＝+ 5V时 TN和TP都截止, 输出输入之间相当于断开。vi/vo vo/viC为0(2)当C＝+5V, C＝0V时TN和TP导通, 输出输入之间相当于接通。vi/vovo/viC为1双向MOS管
- 41. （1-41）X C Y1TGTGLC=0时： 上面TG通，下面TG断 L =X C=1时： 上面TG断，下面TG通 L =Y 二选一多路选择器4.传输门的应用 ——数据选择/分配器
- 42. （1-42）八、 NMOS门电路 ——全部由N沟道的MOS管组成 1．NMOS反相器 (非门) (1)电路及工作原理设计上使两管均导通时： T1的导通电阻<< T2的导通电阻 T1的导通管压降<< T2的导通管压降“1”“0”“0”“1”耗尽型起上 拉电阻作用增强型UGS =0 始终导通(2)图形符号AL1 AL0110(3) 逻辑关系+UDDALT1T2
- 43. （1-43）2．NMOS 与非门 (1)电路及工作原理“1”有“0”+UDDBLT2T3AT1全“1”“0”(3) 逻辑关系(2)图形符号BAL＆ ABL001011101110L=A BT1 T2的导通电阻<< T3的导通电阻
- 44. （1-44）有“1”“0”L=A+BL+UDDT3AT1BT23．NMOS 或非门 (1)电路及工作原理(3) 逻辑关系(2)图形符号BAL≥1 ABL001010100110全“0”“1”T1 T2的导通电阻<< T3的导通电阻
- 45. （1-45）§3.2 TTL逻辑门电路 ——晶体三极管,双极型晶体管(Bipolar Junction Transistor,简称BJT) 一. 基本结构——三层半导体, 两个PN结。BECNNP基极发射极集电极NPN型PNP型PNP集电极基极发射极BCE集电结 c集电结c 结发射结 e发射结e 结
- 46. （1-46）§3.2 TTL逻辑门电路 一、半导体三极管简介 ——TTL是Transistor-Transistor Logic的缩写，主要由BJT（Bipolar Junction Transistor 即双极结型晶体管），晶体三极管和电阻构成，具有速度快的特点。BEC1、 NPN型三极管 (1)图形符号集电极发射极基极(2)基本接法IC+ UCE -UBERBIBUCCUBBRC+-
- 47. （1-47）(3).开关特性(以NPN管共e 极为例)(1)当UB>UC>UE , e 结正偏,c 结正偏 则电路特点： UCE ≈0, IC≈EC/RC , 且IB＞IC ——无电流放大作用, 称为饱和状态 这时三极管CE端相当于接通。 原因:两个PN结均导通。 (2)当UC>UE>UB ,e结反偏,c结反偏: 则电路特点： IB ≈0 , IC≈0 , UCE ≈EC ——无电流放大作用, 称为截止状态 这时三极管CE端相当于断开。 原因:两个PN结均截止 。RBECEBRCBECEBRBECRCIC+ UCE -UBEIBIE+-BN P NEC
- 48. （1-48）(4)三极管的工作状态与判断方法 [1]饱和状态特点：UCE ≈0 这时三极管C 、 E端相当于: 一个接通的开关。 如何判断是否饱和? 方法1: 若UB＞UC＞UE 且UBE＝(硅管0.7V或锗管0.3V), UCE≈0 方法2: IB≥ ICS , —为电流放大系数,与三极管的制造工艺、材料等有关,为定值。 本图中：其中：ICS为UCE≈0的ICICS+ UCE -UBERBIBUCCUBBRC+-
- 49. （1-49）[2]截止状态 特点: IB ≈ 0 , IC≈ 0 这时三极管C 、 E端相当于: 一个断开的开关。 如何判断是否截止? 方法1: UBE ＜(硅管0.5V或锗管0.2V) 方法2: UC＞ UE ＞ UBIC+ UCE -UBERBIBUCCUBBRC+-
- 50. （1-50）[3]放大状态 特点： IC=IB , 且IC = IB ——电流放大系数。电流放大作用这时三极管C 、 E端相当于: 一个受电流IB控制的恒流源。 判断是否放大的方法： 方法1: 先判断是否截止？ 再判断是否饱和？ 若既不是截止, 也不是饱和, 且UC＞UE ——放大状态 方法2: UC＞UB＞UE且UBE＝硅管(0.5~ 0.7)V,锗管(0.2 ~ 0.3)VIC+ UCE -UBERBIBUCCUBBRC+-
- 51. （1-51）2、 PNP型三极管 (1)图形符号集电极发射极基极(2)基本接法BEC(3)分析方法 分析方法与NPN管相同，只不过须将所有的电压电流方向、大于小于号方向反过来。RBRC-UCC-UBB
- 52. （1-52）R1R2AL+5V二. 三极管非门(反相器) 1.电路3.真值表2.图形符号 1AL03V5VAL0 1 1 0 0V很小
- 53. （1-53）输出级 T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；Rb14kWRc21.6kWRc4130WT4DT2T1+–vIT3+–vO负载Re21KWVCC(5V)输入级中间级输出级三、 TTL反相器(非门)1. 电路组成输入级T1和电阻Rb1组成。用于提高电路的开关速度
- 54. （1-54）输入A输出L0110逻辑真值表 逻辑表达式 L = A 饱和截止T4 低电平截止截止饱和倒置(反向)工作高电平(3.6V)高电平导通导通截止饱和低电平(0.2V)输出D4T3T2T1输入图形符号AL1 0.7 V1.4 V2.1 V3.6 V0.9 V
- 55. （1-55）四、TTL 与非门 1、电路3、逻辑关系2、图形符号BAL＆ ABL001011101110(1)当输入有0V时： T1T4饱和,D导通,T2T3截止, uL=3.6V (2)当uA=uB=3.6V时: T2T3饱和, T1倒置, T4D截止, uL=0V T3L R3A BR4R2R1 T4T2+5V T1DRL与非
- 56. （1-56）五、集电极开路(OC)与非门 1、电路外接 有 源 负 载 T3L R3A BR2R1T2+5V T1RPU 3、逻辑关系2、图形符号ABL001011101110BAL＆ (1)当输入有0V时： T1饱和,T2T3截止, uL=U (2)当uA=uB=3.6V时: T2T3饱和, T1倒置, uL=0
- 57. （1-57）§3.5 逻辑描述中的几个问题 一、 正负逻辑问题 1、正负逻辑的规定 电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。 对于同一电路输出输入关系的列写, 可以采用正逻辑，也可以采用负逻辑。同一电路采用正逻辑或负逻辑不牵涉逻辑电路本身的结构, 但却具有不同的逻辑功能。 例如：
- 58. （1-58）正逻辑真值表uAuBuL0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABL000010100111负逻辑真值表ABL111101011000L＝A·BL＝A＋B同一电路采用正逻辑或负逻辑不牵涉逻辑电路本身的结构, 但却具有不同的逻辑功能。
- 59. （1-59）2、正负逻辑的等效变换 正、负逻辑之间可按下面规律进行变换： 与←→或 与非←→或非 非←→非 二、 基本逻辑门电路的等效符号及其应用 1、基本逻辑门电路的等效符号 同一逻辑下，可按下面规律进行变换：BA＆ BA≥1
- 60. （1-60）BA≥1 BA＆ BA＆ BA≥1 BA≥1 BA＆
- 61. （1-61）(2)任一条线一端上的小圆圈移到另一端，其逻辑关系不变。2、逻辑符号的变换 (1)逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。(3)一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。
- 62. （1-62）3、等效符号的应用BA＆ DC＆ ≥1 L等效等效BA＆ DC＆ ≥1 LBA＆ DC＆ ＆ L
- 63. （1-63）§3.6逻辑门电路使用中的几个实际问题 一、 不同类型门电路之间的接口问题2)驱动器件的输出电压必须处在负载器件所要求的输入电压 范围，包括高、低电压值（属于电压兼容性的问题）。在数字电路或系统的设计中，往往将不同电源电压的CMOS 系列（或CMOS和 TTL）两种器件混合使用，以满足综合要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下条件：3)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）；1)门电路的输入或输出电压必须处在手册规定的极值之内。
- 64. （1）输入电压极值VI(max) 和VI(min)1. 各种门电路输入或输出电压的极值（2）输出电压极值VO(max) 和VO(min)VI(min) ≤ VI ≤ VI(max)VO(min) ≤ VO ≤ VO(max)
- 65. 负载器件所要求的输入电压VOH(min)≥VIH(min)VOL(max)≤VIL(max)2. 各种门电路电压兼容性和电流匹配性问题VOH(min)vOVOL(max)vIVIH(min)VIL(max)
- 66. 3.驱动器件必须对负载器件提供足够大的拉电流和灌电流 由于数字电路的输出只有高、低（0，1）两种电平值 ，高电平输出时，一般是输出端对负载提供电流，其提供电流的数值叫“拉电流”；低电平输出时，一般是输出端要吸收负载的电流，其吸收电流的数值叫“灌（入）电流”。 1、逻辑门输出为高电平时的负载电流（为拉电流）。 2、逻辑门输出为低电平时的负载电流（为灌电流）。 3、逻辑门输入为高电平时的电流（为灌电流）。 4、逻辑门输入为低电平时的电流（为拉电流）。
- 67. 灌电流IIL拉电流IIH对负载器件提供足够大的拉电流和灌电流: IOH(max) ≥ IIH(total)IOL(max) ≥ IIL(total)101…n个010…n个IOHIIHIILIOL
- 68. 驱动电路必须能为负载电路提供足够的驱动电流 驱动电路 负载电路1、）VOH(min) ≥ VIH(min)2、）VOL(max) ≤ VIL(max)4、）IOL(max) ≥ IIL(total)驱动电路必须能为负载电路提供合乎相应标准的高、低电平 IOH(max) ≥ IIH(total)3、）
- 69. 图中给出了各个系列在给定电源电压下四个逻辑电平参数HC系列为COMS电路，而LS系列为TTL电路
- 70. 4、5V CMOS门驱动3.3V CMOS门 VOH（min)=4.4V VOL(max) =0.5V3.3V CMOS门系列 VIH(min) = 2V VIL(max )= 0.8VIOH（max)= 20AIIH（max)=5AVOH(min) ≥ VIH(min)VOL(max) ≤ VIL(max)带拉电流负载输出、输入电压带灌电流负载已知：5V CMOS门系列IOL（max)= 20AIIL（max)= 5 A，IOH(max) ≥ IIH(total)IOL(max) ≥ IIL(total)当负载门个数n小于≤4
- 71. 5. 3.3V CMOS门驱动5V CMOS门式2、3、4、都能满足，但式1 VOH(min) ≥VIH(min)不满足 采用外接上拉电阻。（ IO ：驱动门输出级截止管的漏电流）VOH（min)=2.4V VOL(max) =0.4V5V CMOS门系列 VIH(min)=3.5V VIL(max )=1.5VIOH（max)= 0.1mAIIH（max)=5A已知：3.3V CMOS门系列IOL（max)= 0.1mAIIL（max)= 5 A，IOIIHIIH
- 72. 6. 低电压CMOS电路之间的接口 不同系列逻辑电路之间接口，通常采用专门的逻辑电平转换器，如图所示。VDDA和VDDB分别为两种系列逻辑电路的电源电压。
- 73. （1-73）二、TTL和CMOS电路带负载时的接口问题1．对于电流较小、电平能够匹配的负载可以直接驱动。 (a)用TTL门电路驱动发光二极管LED，这时只要在电路中串接一个约几百W的限流电阻即可。(b)用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。
- 74. （1-74）2．带大电流负载 (a)可将同一芯片上的多个门并联作为驱动器。(b)也可在门电路输出端接三极管，以提高负载能力。
- 75. （1-75）(2)对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。三、多余输入端的处理(1)对于与非门及与门，多余输入端应接高电平，如直接接电源正端。在前级驱动能力允许时，也可以与有用的输入端并联使用。
- 76. （1-76）1. TTL门电路输入端悬空相当于接高电平。 为了防止干扰，实际中一般将悬空的输入端接高电平。 2. MOS门电路输入端悬空相当于接低电平。 3. HC系列为COMS电路，而LS系列为TTL电路说明
- 77. （1-77）本章小结 1.最简单的门电路是二极管与门、或门、三极管非门和CMOS非门。它们是集成逻辑门电路的基础。 2．目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL集成电路；另一类由MOSFET构成，简称MOS集成电路。 3．TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在TTL系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门。 4．MOS集成电路常用的是两种结构。一种是NMOS门电路，另一类是CMOS门电路。与TTL门电路相比，它的优点是功耗低，扇出数大，噪声容限大，开关速度与TTL接近，已成为数字集成电路的发展方向。 5．为了更好地使用数字集成芯片，应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。
- 78. （1-78）第三章 逻辑门电路 结 束作业（本章题目中的图可不用画，但要抄题）： 3.2.1； 3.2.4； 3.2.5； 3.2.8；3.2.10 ； 3.3.5；3.3.7 3.7.1；3.7.2； 3.8.13
该用户的其他文档
相关PPT