课 程 设 计 务 书
（2011 ~2012 第三学期）
设 计 题 目： EDA数字系统课程设计
学 院 名 称： 电气动化工程学院
专 业（班 级）： 动化2010级
姓 名（学 号）：
起 讫 日 期：2012年6 月 18日－2012年 7月18日
指 导 教 师：
系（教研室）负责：
发务书日期 2012 年 6月 18日
合肥工业学课程设计务书
设计题目
EDA数字系统课程设计
容
解种PLD器件基结构掌握MAX+Plus2方法图形输入法Verilog HDL完成规定基练题基础完成数字系统设计题设计仿真载（FPGA实现）
应收集资 料
1EDA数字系统设计李国丽 朱维勇 栾铭编
2数字电子技术基础 阎石编
设计
进度
计划
讲课： EDA简介
实验：Max+Plus2练完成简单门电路图形设计输入编译仿真脚分配载（4学时）
实验二：图形设计输入38译码器 步十进制加法计数器步六十进制计数器
六十进制计数器制作十二进制计数器（01～12）二十四进制计数器（00～23）百进制计数器设计输入编译仿真脚分配载（8学时）
实验三：完成实验Verilog HDL设计输入（4学时）
实验四：完成扫描显示141142 （4学时）
讲课：布置数字系统设计题讲解设计求原理框图设计提示
方案设计设计调试载验证（12学时）
设计考核验收写课程设计报告(2学时)
参考文 献
1 李国丽编EDA数字系统设计2008
2 王金明编数字系统设计Verilog HDL北京：电子工业出版社2002
3 潘松EDA技术实教程北京：科学出版社2002
指导教师意 见
设计进度计划求完成步务
备注
目录
． 摘
二． 实验 Max+Plus2练
三． 实验二 38译码器
四． 实验三 74161实现十进制加法计数器
五． 实验四 六十进制加法计数器
六． 实验五 设计电路八数码次显示012…AB…EF
七． 实验六 设计电路两数码显示1~12十二进制计数两数码显示0~59六十进制计数
八． 设计题目：数字频率计
1 设计求
2 设计思路原理
3 设计方案
1） 总体电路图
2） 部分电路图功说明
a 测量校验信号选择电路
b 计数器&报警信号输出电路
c 数选择电路
d 锁存器电路
e 报警输出电路
f 扫描显示电路
g 手动动选择电路
九． 结
十． 参考文献
摘
课程介绍数字系统设计方法基步骤MAX+plus2方法硬件描述语言VHDLVerilogHDL通数字系统设计数字系统基理基方法设计课题密结合MAX+lus2设计台学会原理电路图输入硬件描述语言输入进行电路设计编译仿真底层编辑PLD编程校验涉部分波形编辑脚分配等提高MAX+plus2进行数字系统设计力
实验 Max+Plus2练
实验二 38译码器
实验三 74161实现十进制加法计数器
计数频率1HZ
图133 74LS161实现十进制加法计数器
实验四 六十进制加法计数器
计数频率1HZ
六十进制计数器
实验五 例141设计电路八数码次显示012…AB…EF
扫描频率 先1HZ
逐渐增加观察结果
计数频率1HZ
实验六 例142 设计电路两数码显示1~12十二进制计数两数码显示0~59六十进制计数
设计题目 数字频率计
．设计求
设计测量方波信号频率频率计测量结果十进制数显示测量频率范围1100kHz分成两频段1999Hz1100kHz三位数码显示测量频率LED显示表示单位亮绿灯表示Hz亮红灯表示kHz
具动校验测量两种功标准时钟校验测量精度
具超量程报警功超出目前量程档测量范围时发出灯光音响信号
二．设计思路原理
脉信号频率单位时间产生脉数起表达式fNTf测信号频率N计数器累计脉数T产生N脉时间1s时间计数器记录结果测信号频率
设计问题分测量校验选择模块计数器模块送存选择报警电路模块锁存器模块扫描显示模块部分
测试校验选择模块输入信号：选择信号select测信号meas测试信号test输出信号CP1select0时测量状态CP1measselect1时校验状态 CP1test校验信号测量电路测量信号 CP1已
设置1s定时信号（周期2s）1s定时时间测信号送入计数器输入端
计数器CP1信号进行计数1s定时时间结束计数器结果送锁存器锁存时计数器清零采样测量做准备
设置量程档控制开关K单位显示信号YK0时1999Hz量程档数码显示数值测信号频率值Y显示绿色单位HzK1时1100kHz量程档测信号频率数码显示数值1000Y显示红色单位kHz
设置超出量程档测量范围示警信号alert计数器四级十进制计数构成测信号频率1kHz计数器进行三级十进制计数显示值999Hz果测信号频率超出范围示警信号驱动灯光扬声器报警测信号1100kHz计数器进行四位十进制计数取高三位显示值999kHz果测信号频率超出范围报警
设计方案
1总体电路图
2部分电路图功说明
21测量校验信号选择电路
功说明：
CP脉信号输入端05Hz输入脉SELECT选择控制端SELECT1时选择MEAS输入信号CP1校验信号SLECT0时选择TEST输入信号测量信号输入CP1测量信号
22计数器&报警信号输出电路
封装模块：
计数器&报警信号输出模块部电路：
功说明：
块电路六块74160十进制计数器中左起前五块74160计数器功块提供高位报警信号输出作计数器五块74160中左起前三块实现1999Hz计数数输出两块74160实现高位1100kHz计数数输出选择1999Hz量程时候果超出该范围必然两块74160会高电输出两块8数输出端门组合形成低位报警信号输出高位超出量程时块74160会进位计数高电输出输出端门实现高位报警功
23数选择电路
功说明：
BUSMUX模块总线数选择器WIDTH4实现四总线选择输入SEL0时选择dataa[]总线输入SEL1时选择datab[]总线输入整体电路实现中选择高位数接dataa[]低位接datab[]SEL开关控制
24锁存器电路
功说明：
电路两74273数选择电路数D0D11输入74273中存储CLK脉时数C1C12输出实现数保存输出
25报警输出电路
功说明：
两门分接报警信号产生模块中输出高位报警低位报警档位开关信号输出端通门接蜂鸣器LED实现报警输出电路
26扫描显示电路
功说明：
Mux8_1A模块作选择数层锁存电路中数三条总线输入q1q3输出7448译码完成7段码显示部分741603线8线译码器组成控制显示器轮流开关CLKD输入扫描频率扫描频率200Hz时超出眼睛识惯性范围显示器显示出稳定数字MS2引脚控制开关相实现数点控制
27手动动选择电路
功说明：
AH手动动切换开关置0时实现动显示功电路根输入频率动1999Hz1100kHz两档位间动切换超出高位量程报警置数位1时切换手动模式K完成档位调整电路中D触发器保持低位报警输出端信号低位超出量程报警时通D触发器输入高电手动动开关置0通门终高电实现低档位高档位切换
结
通次务中获益良方面通MAX+plus2练掌握部分基操作基功方面通设计简单数字系统加强数字电路应力通功电路分析设计加强问题进行系统性分析力功类似器件构造效果差通器件选择更加深刻认识延迟效应反应时间整系统产生影响系统余参数间互相影响关系
参考文献
1 李国丽朱维勇EDA数字系统设计 北京：机械工业出版社 2005
2 王金明杨吉斌数字系统设计Verilog HDL北京：电子工业出版社 2002
3 潘松黄继业EDA技术实教程 北京：科学出版社 2002
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
课 程 设 计 务 书
（2011 ~2012 第三学期）
设 计 题 目： EDA数字系统课程设计
学 院 名 称： 电气动化工程学院
专 业（班 级）： 动化2010级
姓 名（学 号）：
起 讫 日 期：2012年6 月 18日－2012年 7月18日
指 导 教 师：
系（教研室）负责：
发务书日期 2012 年 6月 18日
合肥工业学课程设计务书
设计题目
EDA数字系统课程设计
容
解种PLD器件基结构掌握MAX+Plus2方法图形输入法Verilog HDL完成规定基练题基础完成数字系统设计题设计仿真载（FPGA实现）
应收集资 料
1EDA数字系统设计李国丽 朱维勇 栾铭编
2数字电子技术基础 阎石编
设计
进度
计划
讲课： EDA简介
实验：Max+Plus2练完成简单门电路图形设计输入编译仿真脚分配载（4学时）
实验二：图形设计输入38译码器 步十进制加法计数器步六十进制计数器
六十进制计数器制作十二进制计数器（01～12）二十四进制计数器（00～23）百进制计数器设计输入编译仿真脚分配载（8学时）
实验三：完成实验Verilog HDL设计输入（4学时）
实验四：完成扫描显示141142 （4学时）
讲课：布置数字系统设计题讲解设计求原理框图设计提示
方案设计设计调试载验证（12学时）
设计考核验收写课程设计报告(2学时)
参考文 献
1 李国丽编EDA数字系统设计2008
2 王金明编数字系统设计Verilog HDL北京：电子工业出版社2002
3 潘松EDA技术实教程北京：科学出版社2002
指导教师意 见
设计进度计划求完成步务
备注
目录
． 摘
二． 实验 Max+Plus2练
三． 实验二 38译码器
四． 实验三 74161实现十进制加法计数器
五． 实验四 六十进制加法计数器
六． 实验五 设计电路八数码次显示012…AB…EF
七． 实验六 设计电路两数码显示1~12十二进制计数两数码显示0~59六十进制计数
八． 设计题目：数字频率计
1 设计求
2 设计思路原理
3 设计方案
1） 总体电路图
2） 部分电路图功说明
a 测量校验信号选择电路
b 计数器&报警信号输出电路
c 数选择电路
d 锁存器电路
e 报警输出电路
f 扫描显示电路
g 手动动选择电路
九． 结
十． 参考文献
摘
课程介绍数字系统设计方法基步骤MAX+plus2方法硬件描述语言VHDLVerilogHDL通数字系统设计数字系统基理基方法设计课题密结合MAX+lus2设计台学会原理电路图输入硬件描述语言输入进行电路设计编译仿真底层编辑PLD编程校验涉部分波形编辑脚分配等提高MAX+plus2进行数字系统设计力
实验 Max+Plus2练
实验二 38译码器
实验三 74161实现十进制加法计数器
计数频率1HZ
图133 74LS161实现十进制加法计数器
实验四 六十进制加法计数器
计数频率1HZ
六十进制计数器
实验五 例141设计电路八数码次显示012…AB…EF
扫描频率 先1HZ
逐渐增加观察结果
计数频率1HZ
实验六 例142 设计电路两数码显示1~12十二进制计数两数码显示0~59六十进制计数
设计题目 数字频率计
．设计求
设计测量方波信号频率频率计测量结果十进制数显示测量频率范围1100kHz分成两频段1999Hz1100kHz三位数码显示测量频率LED显示表示单位亮绿灯表示Hz亮红灯表示kHz
具动校验测量两种功标准时钟校验测量精度
具超量程报警功超出目前量程档测量范围时发出灯光音响信号
二．设计思路原理
脉信号频率单位时间产生脉数起表达式fNTf测信号频率N计数器累计脉数T产生N脉时间1s时间计数器记录结果测信号频率
设计问题分测量校验选择模块计数器模块送存选择报警电路模块锁存器模块扫描显示模块部分
测试校验选择模块输入信号：选择信号select测信号meas测试信号test输出信号CP1select0时测量状态CP1measselect1时校验状态 CP1test校验信号测量电路测量信号 CP1已
设置1s定时信号（周期2s）1s定时时间测信号送入计数器输入端
计数器CP1信号进行计数1s定时时间结束计数器结果送锁存器锁存时计数器清零采样测量做准备
设置量程档控制开关K单位显示信号YK0时1999Hz量程档数码显示数值测信号频率值Y显示绿色单位HzK1时1100kHz量程档测信号频率数码显示数值1000Y显示红色单位kHz
设置超出量程档测量范围示警信号alert计数器四级十进制计数构成测信号频率1kHz计数器进行三级十进制计数显示值999Hz果测信号频率超出范围示警信号驱动灯光扬声器报警测信号1100kHz计数器进行四位十进制计数取高三位显示值999kHz果测信号频率超出范围报警
设计方案
1总体电路图
2部分电路图功说明
21测量校验信号选择电路
功说明：
CP脉信号输入端05Hz输入脉SELECT选择控制端SELECT1时选择MEAS输入信号CP1校验信号SLECT0时选择TEST输入信号测量信号输入CP1测量信号
22计数器&报警信号输出电路
封装模块：
计数器&报警信号输出模块部电路：
功说明：
块电路六块74160十进制计数器中左起前五块74160计数器功块提供高位报警信号输出作计数器五块74160中左起前三块实现1999Hz计数数输出两块74160实现高位1100kHz计数数输出选择1999Hz量程时候果超出该范围必然两块74160会高电输出两块8数输出端门组合形成低位报警信号输出高位超出量程时块74160会进位计数高电输出输出端门实现高位报警功
23数选择电路
功说明：
BUSMUX模块总线数选择器WIDTH4实现四总线选择输入SEL0时选择dataa[]总线输入SEL1时选择datab[]总线输入整体电路实现中选择高位数接dataa[]低位接datab[]SEL开关控制
24锁存器电路
功说明：
电路两74273数选择电路数D0D11输入74273中存储CLK脉时数C1C12输出实现数保存输出
25报警输出电路
功说明：
两门分接报警信号产生模块中输出高位报警低位报警档位开关信号输出端通门接蜂鸣器LED实现报警输出电路
26扫描显示电路
功说明：
Mux8_1A模块作选择数层锁存电路中数三条总线输入q1q3输出7448译码完成7段码显示部分741603线8线译码器组成控制显示器轮流开关CLKD输入扫描频率扫描频率200Hz时超出眼睛识惯性范围显示器显示出稳定数字MS2引脚控制开关相实现数点控制
27手动动选择电路
功说明：
AH手动动切换开关置0时实现动显示功电路根输入频率动1999Hz1100kHz两档位间动切换超出高位量程报警置数位1时切换手动模式K完成档位调整电路中D触发器保持低位报警输出端信号低位超出量程报警时通D触发器输入高电手动动开关置0通门终高电实现低档位高档位切换
结
通次务中获益良方面通MAX+plus2练掌握部分基操作基功方面通设计简单数字系统加强数字电路应力通功电路分析设计加强问题进行系统性分析力功类似器件构造效果差通器件选择更加深刻认识延迟效应反应时间整系统产生影响系统余参数间互相影响关系
参考文献
1 李国丽朱维勇EDA数字系统设计 北京：机械工业出版社 2005
2 王金明杨吉斌数字系统设计Verilog HDL北京：电子工业出版社 2002
3 潘松黄继业EDA技术实教程 北京：科学出版社 2002
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
