选择题（题5分40分）
1数字电路部电路器件般处（D）状态
选择项：
A 放
B 截止
C 饱
D 开关
2较列数值数（D）
选择项：
A （379）10
B （157）16
C （100110011）2
D （316）8
3逻辑函数表示方法中（A）具唯性
选择项：
A 真值表
B 卡诺图
C 表达式
D 逻辑图
4时钟脉作（B ）具置位复位保持三种功
选择项：
A T触发器
B RS触发器
C JK触发器
D D触发器
5列器件中（C ）属组合逻辑电路
选择项：
A 计数器定时器
B 加法器计数器
C 编码器数选择器
D 译码器寄存器
6某二进制计数器计数长度16利置数功设置成长度（B）进制计数器
选择项：
A 意
B 16
C 16
D 等16
7（D）脉整形电路
选择项：
A 编码器
B 谐振荡器
C 单稳态触发器
D 施密特触发器
8DA转换器分辨率数值（A ）分辨力（A）分辨率满刻度输出电压（A）
选择项：
A 越越高关
B 越越高关
C 越越低关
D 越越低关
二判断题（题5分40分）
9数字电路中某器件脚高低电位逻辑代数中逻辑变量值10相应 错
10图41（a）（b）示电路符号分门门
（a） （b）
图41
11门电路器件中74指该器件TTL电路类型40 指该器件CMOS电路类型
12组合逻辑电路中定包含门电路触发器 错
13 时序电路工作特点：意时刻输出状态仅取决前输入前时刻电路状态关
14步时序逻辑电路中触发器时钟脉CP定相 错
15555定时器常模拟数字混合场合应范围波形进行整形 错
16逐次较型AD转换器工作时须外加转换时钟
三综合题（题10分20分）
分析图41示组合逻辑电路功
图41
题目17（1）F1F2AB逻辑关系（D）
选择项：
A
B
C
D
18（2）该电路具(C)逻辑功
选择项：
A 非
B
C
D 异
电路仿真软件中搭接图42示中规模计数器74161构成计数器电路设计数器初态0QDQCQBQA0000
19（1）该计数器状态图（C）
选择项：
A
B
C
D
20（2）该计数器计数长度（D）
选择项：
A 10
B 4
C 13
D 7
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
1数字电路部电路器件般处（D）状态
选择项：
A 放
B 截止
C 饱
D 开关
2较列数值数（D）
选择项：
A （379）10
B （157）16
C （100110011）2
D （316）8
3逻辑函数表示方法中（A）具唯性
选择项：
A 真值表
B 卡诺图
C 表达式
D 逻辑图
4时钟脉作（B ）具置位复位保持三种功
选择项：
A T触发器
B RS触发器
C JK触发器
D D触发器
5列器件中（C ）属组合逻辑电路
选择项：
A 计数器定时器
B 加法器计数器
C 编码器数选择器
D 译码器寄存器
6某二进制计数器计数长度16利置数功设置成长度（B）进制计数器
选择项：
A 意
B 16
C 16
D 等16
7（D）脉整形电路
选择项：
A 编码器
B 谐振荡器
C 单稳态触发器
D 施密特触发器
8DA转换器分辨率数值（A ）分辨力（A）分辨率满刻度输出电压（A）
选择项：
A 越越高关
B 越越高关
C 越越低关
D 越越低关
二判断题（题5分40分）
9数字电路中某器件脚高低电位逻辑代数中逻辑变量值10相应 错
10图41（a）（b）示电路符号分门门
（a） （b）
图41
11门电路器件中74指该器件TTL电路类型40 指该器件CMOS电路类型
12组合逻辑电路中定包含门电路触发器 错
13 时序电路工作特点：意时刻输出状态仅取决前输入前时刻电路状态关
14步时序逻辑电路中触发器时钟脉CP定相 错
15555定时器常模拟数字混合场合应范围波形进行整形 错
16逐次较型AD转换器工作时须外加转换时钟
三综合题（题10分20分）
分析图41示组合逻辑电路功
图41
题目17（1）F1F2AB逻辑关系（D）
选择项：
A
B
C
D
18（2）该电路具(C)逻辑功
选择项：
A 非
B
C
D 异
电路仿真软件中搭接图42示中规模计数器74161构成计数器电路设计数器初态0QDQCQBQA0000
19（1）该计数器状态图（C）
选择项：
A
B
C
D
20（2）该计数器计数长度（D）
选择项：
A 10
B 4
C 13
D 7
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
