硬件工程师面试题集
（DSP嵌入式系统电子线路通讯微电子半导体）
1面基数字电路知识问题请简回答
(1) 什 Setup Hold 时间？
答：SetupHold Time 测试芯片输入信号时钟信号间时间求建立时间(Setup Time)指触发器时钟信号升前数够保持稳 定变时间输入数信号应提前时钟升(升效)T 时间达芯片T建立时间通常说 SetupTime满足 Setup Time数时钟入触发器时钟升时数入 触发器保持时间(Hold Time)指触发器时钟信号升数保持稳定变时间果 Hold Time 够数样入触发器
(2) 什竞争险现象？样判断？消？
答：组合逻辑电路中门电路输入信号通路相产生延时会导致达该门时间致种现象做竞争竞争电路输出端产生尖峰脉毛刺现象险果布尔式中相反信号产生竞争险现象解决方法：添加布尔式消项二芯片外部加电容
(3) 请画出 D 触发器实现 2 倍分频逻辑电路
答： D 触发器输出端加非门接 D 端图示：
(4) 什线逻辑实现硬件特性什具体求？
答：线逻辑两输出信号相连实现功硬件 OC 门实现(漏极者集电极开路)防止灌电流烧坏 OC 门应 OC 门输出端接拉电阻(线拉电阻)
(5) 什步逻辑异步逻辑？步电路异步电路区？
答：步逻辑时钟间固定果关系异步逻辑时钟间没固定果关系电路设计分类步电路设计异步电路设计步电路利时钟脉子系统步运作异步电路时钟脉做步子系统特殊 开始完成信号步异步电路具列优点：时钟歪斜问题 低电源消耗均效非差效模块性组合复性
(7) 知道常逻辑电？TTL COMS 电直接互连？
答：常电标准低速 RS232RS485RS422TTLCMOSLVTTLLVCMOSECLECLLVPECL 等高速 LVDSGTLPGTL CMLHSTLSSTL 等
般说CMOS 电 TTL 电着更高噪声容限果考虑速度 性般 TTL CMOS 器件互换需注意时候负载效应引起电路工作正常 TTL 电路需级输入阻抗作负载 正常工作
(6) 请画出微机接口电路中典型输入设备微机接口逻辑示意图(数接口控制接口锁存器缓器)
典型输入设备微机接口逻辑示意图：
2知道编程逻辑器件？
答：ROM(读存储器)PLA(编程逻辑阵列)FPLA(现场编程逻辑阵列)PAL(编程阵列逻辑)GAL(通阵列逻辑)EPLD(擦编程逻辑器件) FPGA(现场编程门阵列)CPLD(复杂编程逻辑器件)等 中 ROMFPLA PALGALEPLD 出现较早编程逻辑器件 FPGA CPLD 流行两类编程逻辑器件FPGA 基查找表结构 CPLD 基积项结构
3 VHDL VERILOGABLE 描述 8 位 D 触发器逻辑
4请简述 EDA 软件( PROTEL)进行设计(包括原理图PCB图)调试出样机整程环节应注意问题？
答：完成电子电路设计方案整程致分：(1)原理图设计 (2)PCB 设计 (3)投板 (4)元器件焊接(5)模块化调试 (6)整机调试注意问题：
(1)原理图设计阶段
注意适加入旁路电容耦电容
注意适加入测试点 0 欧电阻方便调试时测试
注意适加入 0 欧电阻电感磁珠（专抑制信号线电源线高频噪声尖峰干扰）实现抗干扰阻抗匹配
(2)PCB 设计阶段
设计元器件封装特注意防止板出元器件法焊接
FM部分走线量短粗电源线粗
旁路电容晶振量芯片应脚
注意美观方便
(3)投板
说明需工艺制板求
(4)元器件焊接
防止出现芯片焊错位置脚应
防止出现虚焊漏焊搭焊等
(5)模块化调试
先调试电源模块然调试控制模块然调试模块
电时动作迅速发现会出现短路时彻底接通电源
调试模块时适隔离模块
模块技术指标定客户求
(6)整机调试
提高灵敏度等问题
5基尔霍夫定理
KCL：电路中意节点意时刻流入该节点电流等流出该节点电流（KVL理）
6描述反馈电路概念列举应
反馈放器输出信号(电压电流)部分全部回收放器输入端输入信号进行较(相加相减)较效输入信号控制输出负反馈稳定输出信号者增益扩展通频带特适合动控制系统正反馈形成振荡适合振荡电路波形发生电路
7负反馈种类优点
电压联反馈电流串联反馈电压串联反馈电流联反馈
降低放器增益灵敏度改变输入电阻输出电阻改善放器线性非线性失真效扩展放器通频带动调节作
8放电路频率补偿目什方法
频率补偿改变频率特性减时钟相位差输入输出频率步
相位补偿通常改善稳定裕度相位补偿频率补偿目标时矛盾
电路者说元器件频率放倍数相果输入信号单频率会造成高频放倍数低频放倍数结果输出波形产生失真
放电路中频率补偿目：改善放电路高频特性二克服引入负反馈出现激振荡现象放器够稳定工作
放电路中晶体结电容存常常会放电路频率响应高频段理想解决问题常方法电路中引入负反馈然负反馈引入引入新问题负反馈电路会出现激振荡现象放电路够正常稳定工作必须放电路进行频率补偿
频率补偿方法分超前补偿滞补偿通接入阻容元件改变放电路开环增益高频段相频特性目前锁相环
9源滤波器源滤波器区
源滤波器：种电路源元件 RL C 组成
源滤波器：集成运放 RC 组成具电感体积重量轻等优点 集成运放开环电压增益输入阻抗均高输出电阻构成源滤波电路具定电压放缓作集成运放带宽限目前源滤波电路工作频率难做高
10名词解释：SRAMSSRAMSDRAM压控振荡器 (VCO)
SRAM：静态 RAMDRAM：动态 RAMSSRAM：Synchronous Static Random Access Memory 步静态机访问存储器种类型SRAM SSRAM 访问时钟升降启动址数输入控制信号均时钟信号相关
点异步 SRAM 异步 SRAM 访问独立时 钟数输入输出址变化控制SDRAM：Synchronous DRAM 步动态机存储器
11名词解释：IRQBIOSUSBVHDLSDR
(1) IRQ：中断请求
(2)BIOS：BIOS 英文Basic Input Output System缩略语直译中 文名称基输入输出系统实组固化计算机板 ROM 芯片程序保存着计算机重基输入输出程序系统设置 信息开机检程序系统启动程序功计算机提供底层 直接硬件设置控制
(3) USB：USB英文 Universal Serial BUS（通串行总线）缩写 中文简称通串线外部总线标准规范电脑外部设备连接通讯
(4) VHDL：VHDL 英文全写：VHSIC（Very High Speed Integrated Circuit） Hardware Description Language翻译成中文超高速集成电路硬件描述语言 描述数字系统结构行功接口
(5) SDR：软件线电种线电广播通信技术基软件定义线通信协议非通硬连线实现换言频带空中接口协议功通软件 载更新升级完全更换硬件SDR 针构建模式频功 线通信设备问题提供效安全解决方案
12单片机电没运转首先检查什
首先应该确认电源电压否正常电压表测量接引脚电源引脚间电压否电源电压例常 5V接检查复位引脚电压 否正常分测量复位钮放开复位钮电压值否正确然 检查晶振否起振般示波器晶振引脚波形注意应该示波器探头X10档办法测量复位状态 IO 口电住复位键放然测量 IO 口(没接外部拉 P0 口外)电压否高电果高电半晶振没起振外注意方果片 ROM 话(部分情况现 已少外部扩 ROM )定 EA 引脚拉高否会出现程序乱跑情况果系统稳定话时电源滤波导致单片机电源引脚引脚间接 01uF 电容会改善果电源没滤波电容话 需接更滤波电容例 220uF 遇系统稳定时电容试试(越芯片越)
13基三极曲线特性
答：三极曲线特性指三极伏安特性曲线包括输入特性曲线输 出特性曲线输入特性指三极输入回路中加基极发射极电压VBE 产生基极电流 I B 间关系输出特性通常指定基极电流 I B控制三极集电极发射极间电压VCE 集电极电流 IC 关系
图(1) 典型输入特性曲线
图(2) 典型输出特性曲线
图(3) 直交流负载线功耗线
14什频率响应算稳定频率响应简述改变频率响应曲线方法
答：里仅放电路频率响应进行说明 放电路中电抗元件(电容电感线圈等)晶体极间电容存输入信号频率低高时放电路放倍数数值均会降低产生相位超前现象说放电路放倍数(者称增 益)输入信号频率种函数关系种函数关系成放电路频 率响应频率特性放电路频率响应幅频特性曲线相频特性曲线描述果 放电路幅频特性曲线条行 x 轴直线(关心频率范围行 x 轴)相频特性曲线条通原点直线(关心频率范围条通 原点直线)该频率响应稳定
改变频率响应方法：(1) 改变放电路元器件参数(2) 引入新 元器件改善现放电路频率响应(3) 原放电路串联新放电 路构成级放电路
15出差分运放进行相位补偿画补偿波特图
答：着工作频率升高放器会产生附加相移负反馈变成正反馈引起激进行相位补偿消高频激相位补偿原理：具高放倍数中间级利电容 C（十～百微微法）构成电压联负反馈 电路电容校正RC 校正分相频特性幅频特性进行修改
波特图画放电路频率特性曲线时数坐标波特图数幅 频特性数相频特性两部分组成横轴采数刻度 lg f 幅频特性轴采 lg |Au|表示单位 dB相频特性轴φ表示
16基放电路种类优缺点广泛采差分结构原
基放电路接法分基射集放电路
射放电路放电流放电压输入电阻三种电路中居中输出电阻较频带较窄
基放电路放电压放电流输入电阻电压放倍数输出电阻射放电路相频率特性三种接法中电路常宽频带 放电路
集放电路放电流放电压三种接法中输入电阻输 出电阻电路具电压特点常电压电路输入级输 出级功率放电路中常采射极输出形式
广泛采差分结构原差分结构抑制温度漂移现象
17出差分电路已知输出电压 Y+ Y求模分量差模分量
设模分量 Yc差模分量 Yd知输
Y+Yc+Yd YYcYd Yc(Y+ + Y)2 Yd(Y+ Y)2
18画出晶体级运放电路说明原理
图(a)出单极性集成运放 C14573 电路原理图图(b)放电路部分：
图(a) C14573 电路原理图 图(b) C14573 放电路部分
图(a)中T1T2T7构成路电流源放电路提供静态偏置电流 偏置电路简化图(b)示放电路部分
第级 P 沟道T3T4放 N 沟道T5T6构成电 流源源负载采源形式双端输入单端输出差分放电路第二 级电路T8栅极输入输入电阻非常第级具强电压放力
第二级源放电路N沟道T8放漏极带源负载具强电压放力输出电阻带负载力较差电容C起相位补偿作
19电阻R电容C串联输入电压RC间电压输出电压分C电压R电压求两种电路输出电压频谱判断两种电路高通滤波器低通滤波器 RC<答：输出电压C电压时：电路频率响应
电路频率响应难出输出电压加C低通滤波器输出电压加R高通滤波器RC<20选择电阻时考虑什？
考虑电阻封装功率精度阻值耐压值等
21CMOS电路中单作开关精确传递模拟低电单会PN什
答： N N 传递低电P 传递高电N 阈值电压正P 阈值电压负 N 栅极加VDD漏极加VDD源级输出电压范围0VDDVth N 导通条件 Vgs>Vth输出达 VDDVth 时子已关断栅压VDD时源级高输出电压 VDDVth阈值损失N 输出栅压损失阈值电压宜 N 传输高电P 输出会栅压损失阈值理栅压0时P 源级输出电压范围VDD｜Vth｜宜P传递低电
22画电流偏置产生电路解释
基偏置电流产生电路包括镜电流源例电流源微电流源三种
面镜电流源电路例进行说明：
23画出施密特电路求回差电压
答：图 CMOS 反相器构成施密特电路：
回差电压：
24LC 正弦波振荡器种三点式振荡电路分画出原理图
答：两种基类型：电容三点式电路电感三点式电路图中(a)(b)分出原理电路等效电路
(a) 电容三点式振荡电路
(b) 电感三点式振荡电路
25DAC ADC 实现方法？
实现 DAC 转换方法：权电阻网络 DA 转换倒梯形网络 DA 转换 权电流网络 DA 转换权电容网络 DA 转换开关树形 DA 转换等
实现 ADC 转换方法：联较型 AD 转换反馈较型 AD 转换双 积分型 AD 转换 VF 变换型 AD 转换
26AD 电路组成工作原理
AD 电路取样量化编码三部分组成模拟信号时间连续信 号数字信号时间离散信号 AD 转换第步奈奎斯 特采样定律模拟信号进行采样数字信号数值连续 说数字信号取值限数值需采样数量量化 量化效电编码量化数值进行进制二进制二进制转换
27什标准倒相器中 P 宽长 N 宽长？
载流子关P 空穴导电N 电子导电电子迁移率空穴样电场N 电流 P 增 P 宽长称 样两者升时间降时间相等高低电噪声容限样充电放电时间相等
28锁相环部分组成
锁相环路种反馈控制电路简称锁相环（PLL）锁相环特点：利外部输入参考信号控制环路部振荡信号频率相位锁相环实现 输出信号频率输入信号频率动踪锁相环通常闭环踪电路 锁相环工作程中输出信号频率输入信号频率相等时输出电压输入电压保持固定相位差值输出电压输入电压相位锁住锁相环名称锁相环通常鉴相器（PD）环路滤波器（LF）压控振荡器（VCO）三部 分组成锁相环中鉴相器称相位较器作检测输入信号输出 信号相位差检测出相位差信号转换成电压信号输出该信号低通滤 波器滤波形成压控振荡器控制电压振荡器输出信号频率实施控制
29逻辑门 COMS 电路实现 AB+CD
里非门实现：
(a) 逻辑门实现
(b) CMOS 电路组成非门
图(a)出非门实现 AB+CD图(b)出 CMOS 电路组成非门图(b)代入图(a) CMOS 电路实现 AB+CD 电路
30二选 mux inv 实现异
假设输入信号 AB输出信号 YA’B+AB’二选 mux inv 实现异电路图示：
31 reg Setup Hold 时间求中间组合逻辑 Delay 范围
假设时钟周期Tclk reg Setup Hold 时间分记 Setup Hold ：
32解决亚稳态
亚稳态指触发器法某规定时间段达确认状态 触发器进入亚稳态时法预测该单元输出电法预测时输出稳定某正确电亚稳态期间触发器输出中间级电 者处振荡状态种输出电信号通道触发器 级联式传播解决方法：(1)降低系统时钟(2)反应更快 FF(3)引入步机制防止亚稳态传播(4)改善时钟质量边变化快速时钟信号(5)工艺时钟周期裕量器件
33集成电路前端设计流程写出相关工具
集成电路前端设计指设计 IC 程逻辑设计功仿真端设计指设计 IC 程中版图设计制板流片前端设计负责逻辑实现通常 verilogVHDL 类语言进行行级描述端设计负责前端 设计变成真正 schematic&layout流片量产
集成电路前端设计流程分步骤：(1)设计说明书(2)行级 描述仿真(3)RTL 级描述仿真(4)前端功仿真
硬件语言输入工具 SUMMITVISUALHDLMENTOR RENIOR 等图形输入工具 Composer(cadence)Viewlogic (viewdraw)等
数字电路仿真工具：Verolog：CADENCEVeroligXLSYNOPSYSVCSMENTORModlesim
VHDL：CADENCENCvhdlSYNOPSYSVSSMENTORModlesim
模拟电路仿真工具： HSpice Pspice
34否接触动布局布线请说出两种工具软件动布局布线需基元素
Protel99se ORcad Allegro Pads2007 powerpcb 焊盘 阻焊层 丝印层 互联线 注意模拟数字分区域放置 敏感元件应量避免噪声干扰 信号完整性 电源耦
35描述集成电路工艺认识
集成电路采半导体制作工艺块较单晶硅片制作许晶体电阻器电容器等元器件层布线遂道布线方法元器件组合成完整电子电路
（）功结构分类
模拟集成电路数字集成电路
（二）制作工艺分类
厚膜集成电路薄膜集成电路
（三）集成度高低分类
规模集成电路中规模集成电路规模集成电路超规模集成电路
（四）导电类型分类
双极型集成电路单极型集成电路
双极型集成电路制作工艺复杂功耗较代表集成电路TTLECLHTLLSTTLSTTL等类型
单极型集成电路制作工艺简单功耗较低易制成规模集成电路代表集成电路CMOSNMOSPMOS等类型
36列举种集成电路典型工艺工艺常提025018指什
制造工艺：常说018微米013微米制程指制造工艺制造工艺直接关系cpu电气性018微米013微米尺度指cpu核心中线路宽度MOS指栅长
37请描述国工艺现状
38半导体工艺中掺杂种方式
39描述CMOS电路中闩锁效应产生程结果
Latchup 闩锁效应称寄生PNPN效应控硅整流器( SCR Silicon Controlled Rectifier )效应整体硅CMOS极性搀杂区域间会构成PN结两反方PN结构成双极型晶体三极CMOS面会构成三极三极身构成电路MOS寄生三极效应果电路偶尔中出现够三极开通条件寄生电路会极影响正常电路运作会原MOS电路承受正常工作电流电路迅速烧毁Latchup状态器件电源间形成短路造成电流EOS（电载）器件损坏
40解释latchup现象Antenna effect预防措施
41什窄沟效应
JFETMESFET沟道较短<1um情况样器件沟道电场高载流子民饱合速度通沟道器件工作速度提高载流子漂移速度通常分段描述认电场某界电场时漂移速度似电场强成正迁移率常数电场高界时速度饱常数短沟道中速度饱漏极电流方程发生变化种况饱电流沟道夹断引起速度饱
42波形表示 D 触发器功
电触发例进行说明D 触发器功描述：时钟信号低电 时触发器工作处维持状态时钟信号高电时D 触发器功： D0触发器次态 0 D1触发器次态 1图波形形式描 述 D 触发器功：
43传输门倒器组成边 D 触发器图：
44画状态机接受 125 分钱卖报机份报纸 5 分钱
取投币信号输入逻辑变量投入枚 5 分硬币 A1 表示未投入时 A0 表示投入枚 2 分硬币 B1 表示未投入时 B0 表示投入 枚 1 分硬币 C1 表示未投入时 C0 表示次投入 枚硬币 ABC000ABC001 ABC010 ABC100 四种状态 合法状态四种状态非法状态假设投入 3 2 分硬币者投入 4 1 分硬币 1 2 分硬币卖报机出报纸时会找会 1 1 分硬币 输出变量两分 Y Z 表示出报纸时 Y1时 Y0找回 1 1 分硬币时 Z1找时 Z0时假定未投币时卖报机初始状态 S0 开始前时刻投入硬币面值 1 分记 S1 2 分时记 S2 3 分 记 S3 4 分时记 S4
面分析画出该状态机状态转换表表示(方便起见里 出输入变量非法状态时转换表)
状态图示
45非门等设计全加法器
设加数 A B低位进位 C Sum进位位 Cout非门 设计全加器图
果非门非门实现话需非门两输入端连接置换非门
46RS232c 高电脉应 TTL 逻辑？
首先解释什正逻辑负逻辑正逻辑：高电表示逻辑 1低电表示逻辑 0负逻辑：低电表示逻辑 1高电表示逻辑 0数字 系统逻辑设计中采 NPN 晶体 NMOS 电源电压正值般采 正逻辑采 PNP PMOS 电源电压负值采负逻辑 较方便非特说明般电路采正逻辑
RS232C 数线逻辑 1(MARK)3V～15V 逻辑 0(SPACE)+3～＋15V应 TTL 逻辑负逻辑
47VCO 什什参数(压控振荡器)
VCO 压控振荡器通信系统电路中压控振荡器(VCO)关键部件 特锁相环电路时钟恢复电路频率综合器等电路中VCO 性指标 包括：频率调谐范围输出功率(长期短期)频率稳定度相位噪声频 谱纯度电调速度推频系数频率牵引等
48什耐奎斯特定律模拟信号转数字信号
49 D 触发器做 4 进制计数器
4 进制计数器需两 D 触发器记进位输出 Cout 时钟信号 CLK利 D 触发器门电路组成 4 进制计数器图：
50锁存器触发器寄存器三者区
触发器：够存储位二值信号基单元电路统称触发器
锁存器：位触发器传送存储位数实际工作中希次传送存储位数触发器时钟输入端CP 连接起公控制信号控制数端口然处独立接收数样构成次传送存储位数电路称锁存器
寄存器：实际数字系统中通常够存储组二进制代码步时序逻辑电路称寄存器触发器记忆功利触发器方便构成寄存器触发器够存储位二进制码n 触发器时钟端口连接起构成存储n 位二进制码寄存器
区：寄存数角度年寄存器锁存器功相区寄存器步时钟控制锁存器电位信号控制见寄存器锁存器具应场合取决控制方式控制信号数信号间时间关系：数信号效定滞控制信号效锁存器数信号
提前控制信号达求步操作寄存器存放数
51D 触发器 D 锁存器区
D 触发器指时钟边触发存储器单元锁存器指信号时 钟控制电敏感设备锁存器通锁存信号控制锁存数时输出端信号输入信号变化信号通缓器样旦锁存信号起锁存作数锁住输入信号起作
52源滤波器源滤波器原理区
滤波器种信号频率具选择性电路功特定频率范围信号通组织频率信号通原理频率信号通该电路时具幅度衰减通带信号衰减阻带信号衰减
滤波电路仅源元件(电阻电容电感)组成称源滤波器滤波电路仅源元件源元件(双极型单极性集成运放)组成 称源滤波器区体现方面：
(1) 源滤波器电子源滤波器机械(2) 源滤波器检测某 设定谐波次数抵消源滤波器通电抗器电容器配合形成某 次谐波通道吸收谐波(3) 采源滤波器电容器原提高功 率素采源滤波器消谐波功率素关(4) 源滤波器造价 源滤波器 3 倍技术相太成熟维护成高源滤波器造价相 较低技术较成熟安装基免维护(5) 源滤波器电流源滤 波器电流
53IIRFIR 滤波器异
IIR 限长激响应滤波器FIR 限长激响应滤波器两者较 ：
(1) 相技术指标IIR 滤波器存着输出输入反馈 FIR 滤波器较少阶数满足指标求存储单元少运算次数少 较济
(2) FIR 滤波器严格线性相位 IIR 滤波器做点IIR 滤 波器选择性越相位非线性越严重果 IIR 滤波器线性相位满足幅度滤波技术求必须加全通网络进行相位校正样会 增加滤波器阶数
(3) FIR 滤波器采非递结构理实际限 精度运算中稳定限精度运算误差越IIR 滤波器必须采 递结构极点必须 z 面单位圆稳定种结构运算中四舍 五入处理时会引起寄生振荡
(4) FIR 滤波器激响应限长快速傅里叶变换算法样运算速度快IIR 滤波器样运算
(5) 设计IIR 滤波器利模拟滤波器设计现成闭合公式数表格计算工作量较计算工具求高FIR 滤波器般没 现成设计公式般 FIR 滤波器设计仅计算机程序资利助 计算机
(6) IIR 滤波器设计规格化频率特性分段常数标准低通高通带通带阻全通滤波器FIR 滤波器灵活
54泡排序原理
泡排序(BubbleSort)基概念：次较相邻两数数放前面数放面首先较第 1 第 2 数数放前数放然 较第 2 数第 3 数数放前数放继续直较 两数数放前数放重复程第数开始较( 第 2 数第 3 数交换第 1 数第 2 数) 数放前数放直较数前相邻数数放前数放 第二趟结束倒数第二数中新数直终完成 排序排序程中总数前放数放相气泡升称 作泡排序
55操作系统功
操作系统理系统资源控制程序执行改善机界面提供种服务合理组织计算机工作流程户计算机提供良运行环境种系统软 件资源理操作系统项务控制程序执行扩充机器功提 供种服务方便户组织工作流程改善机界面等等资源 理角度理解面资源理观点操作系统具功：
(1) 处理机理：处理机理第项工作处理中断事件硬件发现中断
事件捕捉产生中断信号进行处理配置操作系统中断事件进 行处理处理机理第二项工作处理器调度处理器计算机系统中种稀宝 贵资源应该限度提高处理器利率
(2) 存储理：存储理务理存储器资源道程序运行提供力支撑便户存储资源提高存储空间利率
(3) 设备理：设备理务理类外围设备完成户提出 IO 请求加快 IO 信息传送速度发挥 IO 设备行性提高 IO 设备 利率提供种设备设备驱动程序中断处理程序户隐蔽硬件细 节提供方便简单设备方法
(4) 文件理：文件理针系统中信息资源理现代计算机中 通常程序数文件形式存储外存储器(辅存储器)供户 样外存储器保存量文件文件采取良理方式 会导致混乱破坏造成严重果操作系统中配置文件理 务户文件系统文件进行效理实现名存取实现文件 享保护保密保证文件安全性提供户整套方便文件操 作命令
(5) 网络通信理
56IC 设计中步复位异步复位区
步复位时钟复位信号完成复位动作异步复位时钟 复位信号满足条件完成复位动作异步复位复位信号求较高 毛刺果时钟关系确定出现亚稳态
57Moore Mealy 状态机特征
答：Moore 状态机输出仅前状态值关 时钟边时会 状态变化 Mealy 状态机输出仅前状态值关 前输入值 关
58时钟周期 T触发器 D1 建立时间 T1max T1min组合逻 辑电路延迟 T2max T2min问触发器 D2 建立时间 T3 保 持时间 T4 应满足什条件
首先说建立时间保持时间定义
建立时间(setup time)指触发器时钟信号升前数稳定 变时间果建立时间够数时钟升入触发器保 持时间(hold time)指触发器时钟信号升数稳定变时 间 果保持时间够数样入触发器
Tffpd ：触发器输出响应时间触发器输出 clk 时钟升 长时间发生变化稳定理解触发器输出延时
Tcomb ：触发器输出组合逻辑需时间题目中组合逻辑 延迟
Tsetup ：建立时间
Thold ：保持时间
Tclk ：时钟周期
建立时间容限：相保护时间里求建立时间容限等 0
保持时间容限：保持时间容限求等 0
关保持时间理解触发器 D2 输入信号处保持时间时候果触发器 D1 输出已通组合逻辑达 D2 输入端话会破坏 D2应该保持数
59出某般时序电路图 TsetupTdelayTck>q clock delay 写出决定时钟素时出表达式
T+Tclkdealy>Tsetup+Tco+Tdelay
Thold>Tclkdelay+Tco+Tdelay
60说说静态动态时序模拟优缺点
静态时序分析采穷分析方法提取出整电路存时序路径计算信号路径传播延时检查信号建立保持时间否满足时 序求通路径延时路径延时分析找出违背时序约束错误 需输入量穷路径运行速度快占存较少仅 芯片设计进行全面时序功检查利时序分析结果优化 设计静态时序分析已越越数字集成电路设计验证中 动态时序模拟通常仿真产生完备测试量覆盖门级网表 中条路径动态时序分析中法暴露路径存时序 问题
61画出 CMOS 电路晶体级电路图实现 YA*B+C(D+E)
类题目采种做法首先表达式全部非门非门表示然 CMOS 电路实现非门非门代入非门单独实现 非门实现(两输入端接起)
图(a)(b)分CMOS 实现非门非门
62利 4 选 1 数选择器实现 F(xyz)xz+yz’
63ABCDE 进行投票数服少数输出 F(果 ABCDE 中 1 数 0 F 输出 1否 F 0)非门实现输入 数目没限制
记 A 赞成时 A1反时 A0B 赞成时 A1反时 B0CDE 5 投票少数服数三投赞成票投票结果需考虑基分析图出非门实现电路：
64逻辑门画出 D 触发器
65简述 latch filpflop 异
题问锁存器触发器异
触发器：够存储位二值信号基单元电路统称触发器
锁存器：位触发器传送存储位数实际工作中希次传送存储位数触发器时钟输入端CP 连接起公控制信号控制数端口然处独立接收数样构成次传送存储位数电路称锁存器
66LATCH DFF 概念区
题问 D 锁存器 D 触发器概念区
D 触发器指时钟边触 发存储器单元锁存器指信号时钟控制电敏感设备
锁存器通锁存信号控制锁存数时输出端信号输入信号变化信号 通缓器样旦锁存信号起锁存作数锁住输入信号起作
67latch register 区什现 register行级描述中 latch 产生
latch 电触发register 边触发register 时钟边触发 动作符合步电路设计思想latch 属异步电路设计会导致时 序分析困难适应 latch 会量浪费芯片资源
68How many flipflop circuits are needed to divide by 16 (Intel)
69 filpflop logicgate 设计 1 位加法器输入 carryin currentstage 输出 carryout nextstage
考设计具输入输出缓功加法器样理解话题目做起简单输入输出加触发器 作数锁存器需 4 触发器加法功完全门电路实现
70实现 N 位 Johnson CounterN5
首先家解释 Johnson CounterJohnson Counter 约翰逊计数器称扭环形计数器移位寄存器型计数器种
环形计数器电路状态利率较低改变移位寄存器部结构条件提高环形计数器电路状态利率改变反馈逻辑电路想办法
事实种移位寄存器型计数器结构表示图示般形式中反馈逻辑电路函数表达式写成：
71Cache 作什 Buffer 区DSP
Cache 高速缓存储器Cache 高速容量时存储器高速静态存储器芯片实现 者集成 CPU 芯片部存储 CPU 常访问指令者操作数
Buffer Cache 操作象样Buffer(缓)提高存硬盘( I0 设备)间数交换速度设计Cache(缓存)提高 cpu 存间数交换速度设计常见级缓存二级缓存三级缓 存等
嵌入式 DSP 处理器(Embedded Digital Signal Processor EDSP)系统结构 指令进行特殊设计适合执行 DSP 算法编译效率较高指令执行速 度较高数字滤波FFT谱分析等方面 DSP 算法正量进入嵌入式领域 DSP 应正通单片机中普通指令实现 DSP 功渡采嵌入式 DSP 处理器嵌入式 DSP 处理器两发展源 DSP 处理器单片化EMC 改造增加片外设成嵌入式 DSP 处理器TI TMS320C2000 C5000 等属 范畴二通单片机 SOC 中增加 DSP 协处理器例 Intel MCS296 Infineon(Siemens) TriCore
72DSP 通处理器结构什
通处理器相DSP 属专处理器实现实时数字信号处理 专门设计结构DSP 般采哈佛结构数缓存指令缓存相分开DSP 专门加指令次加需指令周期完成通处理 器中法般加法实现次法需消耗较指令周期
73熟悉设计方式设计预置初值 7 进制循环计数器15 进制呢
里选择十六进制计数器 74LS161 实现原理简单： 74LS161 实现N(N<16)进制计数器需计数器 0000 增加 N1 时 74LS161 清零 7 进制增加 6(0110)时计数器清零面简单介绍 74LS161图 74LS161 原理图：
脚说明： ABCD：数输入端 QAQBQCQD：数输出端 RCO：进位输出端 CLRN：异步清零端低电效 LDN：步行置入控制端低电效
ENTENP：计数控制端高电效
图 74LS161 设计预置初值 7 进制循环计数器D3 D2 D1D0 预置数输入端
果想设计 15 进制 QD QC QB QA1110 时 CLRN 置低
74BLOCKING NONBLOCKING 赋值区
非阻塞赋值：块赋值语句时赋值般时序电路描述中
阻塞赋值：完成该赋值语句做句操作般组合逻辑描述
75PCI 总线含义什PCI 总线特点什
PCI 英文全称 Peripheral Component Interconnect外部设备互联总线 1993 年推出 PC 局部总线标准PCI 总线分 32 位总线 64 位总线 两种般 PC 机 32 位 PCI 总线服务器高级工作站带 64 位 PCI 总 线PCI 总线特点传输速度高目前实现 66M 工作频率 64 位 总线宽度达突发（Burst）传输速率 264MBs通常 ISA 总线 300 倍 满足吞吐量外设需求
76Please draw schematic of a common SRAM cell with 6 transistorspoint out which nodes can store data and which node is word line control
77 LDO 芯片手机供电需进行评估设计测试项目
LDO 低压差线性稳压器里手机供电需评估指标 两：LDO 供电电流供电电压LDO 输出电压噪声抑制手机 电池供电测试该 LDO 芯片选锂电池芯片供电
供电电流供电电压测试：选择台具存储功示波器应测试 点测试芯片输出电压输出电流(需数字万表测)观察结果起输 出电压输出电流否满足手机正常工作求
输出电压噪声抑制：许需更精确仪器测懂希 家指教
芯片性测试需长时间测试需环境测试改变温度 湿度者移动条件测试外测试输入电压发生变化时输出电压 输出电流变化
78画出运放构成加法减法微分积分运算电路原理图画出晶体级运放电路
79运算放器组成10倍放器
80出简单电路分析输出电压特性（积分电路）求输出端某点risefall时间
81知道常逻辑电？TTLCOMS电直接互连
常逻辑电：12V5V33VTTLCMOS直接互连TTL0336V间CMOS12V5VCMOS输出接TTL直接互连TTL接CMOS需输出端口加拉电阻接5V者12V
82逻辑方面数字电路卡诺图化简时序（步异步差异）触发器种（区优点）全加器等等
83卡诺图写出逻辑表达式
84化简F(ABCD) m(1345101112131415)
85画出NOTNANDNOR符号真值表transistor level电路
86画出CMOS图画出towtoone mux gate
87二选muxinv实现异
88画出YA*B+Ccmos电路图
89逻辑cmos电路实现ab+cd
90画出CMOS电路晶体级电路图实现YA*B+C(D+E)
91画出DFF结构图verilog实现
92画出种CMOSD锁存器电路图版图
93什NMOSPMOSCMOS？什增强型耗型？什PNPNPN？什差？
94硅栅COMS工艺中N阱中做PNN阱阱电位连接什求？
95画出CMOS晶体CROSSOVER图出传输特性转移特（Infineon笔试试题）
96写出N阱CMOSprocess流程画出剖面图
97画pbulk nmos截面图
98寄生效应ic设计中样加克服利
99unix 命令
容仅供参考果您需解决具体问题建议您详细咨询相关领域专业士
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
（DSP嵌入式系统电子线路通讯微电子半导体）
1面基数字电路知识问题请简回答
(1) 什 Setup Hold 时间？
答：SetupHold Time 测试芯片输入信号时钟信号间时间求建立时间(Setup Time)指触发器时钟信号升前数够保持稳 定变时间输入数信号应提前时钟升(升效)T 时间达芯片T建立时间通常说 SetupTime满足 Setup Time数时钟入触发器时钟升时数入 触发器保持时间(Hold Time)指触发器时钟信号升数保持稳定变时间果 Hold Time 够数样入触发器
(2) 什竞争险现象？样判断？消？
答：组合逻辑电路中门电路输入信号通路相产生延时会导致达该门时间致种现象做竞争竞争电路输出端产生尖峰脉毛刺现象险果布尔式中相反信号产生竞争险现象解决方法：添加布尔式消项二芯片外部加电容
(3) 请画出 D 触发器实现 2 倍分频逻辑电路
答： D 触发器输出端加非门接 D 端图示：
(4) 什线逻辑实现硬件特性什具体求？
答：线逻辑两输出信号相连实现功硬件 OC 门实现(漏极者集电极开路)防止灌电流烧坏 OC 门应 OC 门输出端接拉电阻(线拉电阻)
(5) 什步逻辑异步逻辑？步电路异步电路区？
答：步逻辑时钟间固定果关系异步逻辑时钟间没固定果关系电路设计分类步电路设计异步电路设计步电路利时钟脉子系统步运作异步电路时钟脉做步子系统特殊 开始完成信号步异步电路具列优点：时钟歪斜问题 低电源消耗均效非差效模块性组合复性
(7) 知道常逻辑电？TTL COMS 电直接互连？
答：常电标准低速 RS232RS485RS422TTLCMOSLVTTLLVCMOSECLECLLVPECL 等高速 LVDSGTLPGTL CMLHSTLSSTL 等
般说CMOS 电 TTL 电着更高噪声容限果考虑速度 性般 TTL CMOS 器件互换需注意时候负载效应引起电路工作正常 TTL 电路需级输入阻抗作负载 正常工作
(6) 请画出微机接口电路中典型输入设备微机接口逻辑示意图(数接口控制接口锁存器缓器)
典型输入设备微机接口逻辑示意图：
2知道编程逻辑器件？
答：ROM(读存储器)PLA(编程逻辑阵列)FPLA(现场编程逻辑阵列)PAL(编程阵列逻辑)GAL(通阵列逻辑)EPLD(擦编程逻辑器件) FPGA(现场编程门阵列)CPLD(复杂编程逻辑器件)等 中 ROMFPLA PALGALEPLD 出现较早编程逻辑器件 FPGA CPLD 流行两类编程逻辑器件FPGA 基查找表结构 CPLD 基积项结构
3 VHDL VERILOGABLE 描述 8 位 D 触发器逻辑
4请简述 EDA 软件( PROTEL)进行设计(包括原理图PCB图)调试出样机整程环节应注意问题？
答：完成电子电路设计方案整程致分：(1)原理图设计 (2)PCB 设计 (3)投板 (4)元器件焊接(5)模块化调试 (6)整机调试注意问题：
(1)原理图设计阶段
注意适加入旁路电容耦电容
注意适加入测试点 0 欧电阻方便调试时测试
注意适加入 0 欧电阻电感磁珠（专抑制信号线电源线高频噪声尖峰干扰）实现抗干扰阻抗匹配
(2)PCB 设计阶段
设计元器件封装特注意防止板出元器件法焊接
FM部分走线量短粗电源线粗
旁路电容晶振量芯片应脚
注意美观方便
(3)投板
说明需工艺制板求
(4)元器件焊接
防止出现芯片焊错位置脚应
防止出现虚焊漏焊搭焊等
(5)模块化调试
先调试电源模块然调试控制模块然调试模块
电时动作迅速发现会出现短路时彻底接通电源
调试模块时适隔离模块
模块技术指标定客户求
(6)整机调试
提高灵敏度等问题
5基尔霍夫定理
KCL：电路中意节点意时刻流入该节点电流等流出该节点电流（KVL理）
6描述反馈电路概念列举应
反馈放器输出信号(电压电流)部分全部回收放器输入端输入信号进行较(相加相减)较效输入信号控制输出负反馈稳定输出信号者增益扩展通频带特适合动控制系统正反馈形成振荡适合振荡电路波形发生电路
7负反馈种类优点
电压联反馈电流串联反馈电压串联反馈电流联反馈
降低放器增益灵敏度改变输入电阻输出电阻改善放器线性非线性失真效扩展放器通频带动调节作
8放电路频率补偿目什方法
频率补偿改变频率特性减时钟相位差输入输出频率步
相位补偿通常改善稳定裕度相位补偿频率补偿目标时矛盾
电路者说元器件频率放倍数相果输入信号单频率会造成高频放倍数低频放倍数结果输出波形产生失真
放电路中频率补偿目：改善放电路高频特性二克服引入负反馈出现激振荡现象放器够稳定工作
放电路中晶体结电容存常常会放电路频率响应高频段理想解决问题常方法电路中引入负反馈然负反馈引入引入新问题负反馈电路会出现激振荡现象放电路够正常稳定工作必须放电路进行频率补偿
频率补偿方法分超前补偿滞补偿通接入阻容元件改变放电路开环增益高频段相频特性目前锁相环
9源滤波器源滤波器区
源滤波器：种电路源元件 RL C 组成
源滤波器：集成运放 RC 组成具电感体积重量轻等优点 集成运放开环电压增益输入阻抗均高输出电阻构成源滤波电路具定电压放缓作集成运放带宽限目前源滤波电路工作频率难做高
10名词解释：SRAMSSRAMSDRAM压控振荡器 (VCO)
SRAM：静态 RAMDRAM：动态 RAMSSRAM：Synchronous Static Random Access Memory 步静态机访问存储器种类型SRAM SSRAM 访问时钟升降启动址数输入控制信号均时钟信号相关
点异步 SRAM 异步 SRAM 访问独立时 钟数输入输出址变化控制SDRAM：Synchronous DRAM 步动态机存储器
11名词解释：IRQBIOSUSBVHDLSDR
(1) IRQ：中断请求
(2)BIOS：BIOS 英文Basic Input Output System缩略语直译中 文名称基输入输出系统实组固化计算机板 ROM 芯片程序保存着计算机重基输入输出程序系统设置 信息开机检程序系统启动程序功计算机提供底层 直接硬件设置控制
(3) USB：USB英文 Universal Serial BUS（通串行总线）缩写 中文简称通串线外部总线标准规范电脑外部设备连接通讯
(4) VHDL：VHDL 英文全写：VHSIC（Very High Speed Integrated Circuit） Hardware Description Language翻译成中文超高速集成电路硬件描述语言 描述数字系统结构行功接口
(5) SDR：软件线电种线电广播通信技术基软件定义线通信协议非通硬连线实现换言频带空中接口协议功通软件 载更新升级完全更换硬件SDR 针构建模式频功 线通信设备问题提供效安全解决方案
12单片机电没运转首先检查什
首先应该确认电源电压否正常电压表测量接引脚电源引脚间电压否电源电压例常 5V接检查复位引脚电压 否正常分测量复位钮放开复位钮电压值否正确然 检查晶振否起振般示波器晶振引脚波形注意应该示波器探头X10档办法测量复位状态 IO 口电住复位键放然测量 IO 口(没接外部拉 P0 口外)电压否高电果高电半晶振没起振外注意方果片 ROM 话(部分情况现 已少外部扩 ROM )定 EA 引脚拉高否会出现程序乱跑情况果系统稳定话时电源滤波导致单片机电源引脚引脚间接 01uF 电容会改善果电源没滤波电容话 需接更滤波电容例 220uF 遇系统稳定时电容试试(越芯片越)
13基三极曲线特性
答：三极曲线特性指三极伏安特性曲线包括输入特性曲线输 出特性曲线输入特性指三极输入回路中加基极发射极电压VBE 产生基极电流 I B 间关系输出特性通常指定基极电流 I B控制三极集电极发射极间电压VCE 集电极电流 IC 关系
图(1) 典型输入特性曲线
图(2) 典型输出特性曲线
图(3) 直交流负载线功耗线
14什频率响应算稳定频率响应简述改变频率响应曲线方法
答：里仅放电路频率响应进行说明 放电路中电抗元件(电容电感线圈等)晶体极间电容存输入信号频率低高时放电路放倍数数值均会降低产生相位超前现象说放电路放倍数(者称增 益)输入信号频率种函数关系种函数关系成放电路频 率响应频率特性放电路频率响应幅频特性曲线相频特性曲线描述果 放电路幅频特性曲线条行 x 轴直线(关心频率范围行 x 轴)相频特性曲线条通原点直线(关心频率范围条通 原点直线)该频率响应稳定
改变频率响应方法：(1) 改变放电路元器件参数(2) 引入新 元器件改善现放电路频率响应(3) 原放电路串联新放电 路构成级放电路
15出差分运放进行相位补偿画补偿波特图
答：着工作频率升高放器会产生附加相移负反馈变成正反馈引起激进行相位补偿消高频激相位补偿原理：具高放倍数中间级利电容 C（十～百微微法）构成电压联负反馈 电路电容校正RC 校正分相频特性幅频特性进行修改
波特图画放电路频率特性曲线时数坐标波特图数幅 频特性数相频特性两部分组成横轴采数刻度 lg f 幅频特性轴采 lg |Au|表示单位 dB相频特性轴φ表示
16基放电路种类优缺点广泛采差分结构原
基放电路接法分基射集放电路
射放电路放电流放电压输入电阻三种电路中居中输出电阻较频带较窄
基放电路放电压放电流输入电阻电压放倍数输出电阻射放电路相频率特性三种接法中电路常宽频带 放电路
集放电路放电流放电压三种接法中输入电阻输 出电阻电路具电压特点常电压电路输入级输 出级功率放电路中常采射极输出形式
广泛采差分结构原差分结构抑制温度漂移现象
17出差分电路已知输出电压 Y+ Y求模分量差模分量
设模分量 Yc差模分量 Yd知输
Y+Yc+Yd YYcYd Yc(Y+ + Y)2 Yd(Y+ Y)2
18画出晶体级运放电路说明原理
图(a)出单极性集成运放 C14573 电路原理图图(b)放电路部分：
图(a) C14573 电路原理图 图(b) C14573 放电路部分
图(a)中T1T2T7构成路电流源放电路提供静态偏置电流 偏置电路简化图(b)示放电路部分
第级 P 沟道T3T4放 N 沟道T5T6构成电 流源源负载采源形式双端输入单端输出差分放电路第二 级电路T8栅极输入输入电阻非常第级具强电压放力
第二级源放电路N沟道T8放漏极带源负载具强电压放力输出电阻带负载力较差电容C起相位补偿作
19电阻R电容C串联输入电压RC间电压输出电压分C电压R电压求两种电路输出电压频谱判断两种电路高通滤波器低通滤波器 RC<
电路频率响应难出输出电压加C低通滤波器输出电压加R高通滤波器RC<
考虑电阻封装功率精度阻值耐压值等
21CMOS电路中单作开关精确传递模拟低电单会PN什
答： N N 传递低电P 传递高电N 阈值电压正P 阈值电压负 N 栅极加VDD漏极加VDD源级输出电压范围0VDDVth N 导通条件 Vgs>Vth输出达 VDDVth 时子已关断栅压VDD时源级高输出电压 VDDVth阈值损失N 输出栅压损失阈值电压宜 N 传输高电P 输出会栅压损失阈值理栅压0时P 源级输出电压范围VDD｜Vth｜宜P传递低电
22画电流偏置产生电路解释
基偏置电流产生电路包括镜电流源例电流源微电流源三种
面镜电流源电路例进行说明：
23画出施密特电路求回差电压
答：图 CMOS 反相器构成施密特电路：
回差电压：
24LC 正弦波振荡器种三点式振荡电路分画出原理图
答：两种基类型：电容三点式电路电感三点式电路图中(a)(b)分出原理电路等效电路
(a) 电容三点式振荡电路
(b) 电感三点式振荡电路
25DAC ADC 实现方法？
实现 DAC 转换方法：权电阻网络 DA 转换倒梯形网络 DA 转换 权电流网络 DA 转换权电容网络 DA 转换开关树形 DA 转换等
实现 ADC 转换方法：联较型 AD 转换反馈较型 AD 转换双 积分型 AD 转换 VF 变换型 AD 转换
26AD 电路组成工作原理
AD 电路取样量化编码三部分组成模拟信号时间连续信 号数字信号时间离散信号 AD 转换第步奈奎斯 特采样定律模拟信号进行采样数字信号数值连续 说数字信号取值限数值需采样数量量化 量化效电编码量化数值进行进制二进制二进制转换
27什标准倒相器中 P 宽长 N 宽长？
载流子关P 空穴导电N 电子导电电子迁移率空穴样电场N 电流 P 增 P 宽长称 样两者升时间降时间相等高低电噪声容限样充电放电时间相等
28锁相环部分组成
锁相环路种反馈控制电路简称锁相环（PLL）锁相环特点：利外部输入参考信号控制环路部振荡信号频率相位锁相环实现 输出信号频率输入信号频率动踪锁相环通常闭环踪电路 锁相环工作程中输出信号频率输入信号频率相等时输出电压输入电压保持固定相位差值输出电压输入电压相位锁住锁相环名称锁相环通常鉴相器（PD）环路滤波器（LF）压控振荡器（VCO）三部 分组成锁相环中鉴相器称相位较器作检测输入信号输出 信号相位差检测出相位差信号转换成电压信号输出该信号低通滤 波器滤波形成压控振荡器控制电压振荡器输出信号频率实施控制
29逻辑门 COMS 电路实现 AB+CD
里非门实现：
(a) 逻辑门实现
(b) CMOS 电路组成非门
图(a)出非门实现 AB+CD图(b)出 CMOS 电路组成非门图(b)代入图(a) CMOS 电路实现 AB+CD 电路
30二选 mux inv 实现异
假设输入信号 AB输出信号 YA’B+AB’二选 mux inv 实现异电路图示：
31 reg Setup Hold 时间求中间组合逻辑 Delay 范围
假设时钟周期Tclk reg Setup Hold 时间分记 Setup Hold ：
32解决亚稳态
亚稳态指触发器法某规定时间段达确认状态 触发器进入亚稳态时法预测该单元输出电法预测时输出稳定某正确电亚稳态期间触发器输出中间级电 者处振荡状态种输出电信号通道触发器 级联式传播解决方法：(1)降低系统时钟(2)反应更快 FF(3)引入步机制防止亚稳态传播(4)改善时钟质量边变化快速时钟信号(5)工艺时钟周期裕量器件
33集成电路前端设计流程写出相关工具
集成电路前端设计指设计 IC 程逻辑设计功仿真端设计指设计 IC 程中版图设计制板流片前端设计负责逻辑实现通常 verilogVHDL 类语言进行行级描述端设计负责前端 设计变成真正 schematic&layout流片量产
集成电路前端设计流程分步骤：(1)设计说明书(2)行级 描述仿真(3)RTL 级描述仿真(4)前端功仿真
硬件语言输入工具 SUMMITVISUALHDLMENTOR RENIOR 等图形输入工具 Composer(cadence)Viewlogic (viewdraw)等
数字电路仿真工具：Verolog：CADENCEVeroligXLSYNOPSYSVCSMENTORModlesim
VHDL：CADENCENCvhdlSYNOPSYSVSSMENTORModlesim
模拟电路仿真工具： HSpice Pspice
34否接触动布局布线请说出两种工具软件动布局布线需基元素
Protel99se ORcad Allegro Pads2007 powerpcb 焊盘 阻焊层 丝印层 互联线 注意模拟数字分区域放置 敏感元件应量避免噪声干扰 信号完整性 电源耦
35描述集成电路工艺认识
集成电路采半导体制作工艺块较单晶硅片制作许晶体电阻器电容器等元器件层布线遂道布线方法元器件组合成完整电子电路
（）功结构分类
模拟集成电路数字集成电路
（二）制作工艺分类
厚膜集成电路薄膜集成电路
（三）集成度高低分类
规模集成电路中规模集成电路规模集成电路超规模集成电路
（四）导电类型分类
双极型集成电路单极型集成电路
双极型集成电路制作工艺复杂功耗较代表集成电路TTLECLHTLLSTTLSTTL等类型
单极型集成电路制作工艺简单功耗较低易制成规模集成电路代表集成电路CMOSNMOSPMOS等类型
36列举种集成电路典型工艺工艺常提025018指什
制造工艺：常说018微米013微米制程指制造工艺制造工艺直接关系cpu电气性018微米013微米尺度指cpu核心中线路宽度MOS指栅长
37请描述国工艺现状
38半导体工艺中掺杂种方式
39描述CMOS电路中闩锁效应产生程结果
Latchup 闩锁效应称寄生PNPN效应控硅整流器( SCR Silicon Controlled Rectifier )效应整体硅CMOS极性搀杂区域间会构成PN结两反方PN结构成双极型晶体三极CMOS面会构成三极三极身构成电路MOS寄生三极效应果电路偶尔中出现够三极开通条件寄生电路会极影响正常电路运作会原MOS电路承受正常工作电流电路迅速烧毁Latchup状态器件电源间形成短路造成电流EOS（电载）器件损坏
40解释latchup现象Antenna effect预防措施
41什窄沟效应
JFETMESFET沟道较短<1um情况样器件沟道电场高载流子民饱合速度通沟道器件工作速度提高载流子漂移速度通常分段描述认电场某界电场时漂移速度似电场强成正迁移率常数电场高界时速度饱常数短沟道中速度饱漏极电流方程发生变化种况饱电流沟道夹断引起速度饱
42波形表示 D 触发器功
电触发例进行说明D 触发器功描述：时钟信号低电 时触发器工作处维持状态时钟信号高电时D 触发器功： D0触发器次态 0 D1触发器次态 1图波形形式描 述 D 触发器功：
43传输门倒器组成边 D 触发器图：
44画状态机接受 125 分钱卖报机份报纸 5 分钱
取投币信号输入逻辑变量投入枚 5 分硬币 A1 表示未投入时 A0 表示投入枚 2 分硬币 B1 表示未投入时 B0 表示投入 枚 1 分硬币 C1 表示未投入时 C0 表示次投入 枚硬币 ABC000ABC001 ABC010 ABC100 四种状态 合法状态四种状态非法状态假设投入 3 2 分硬币者投入 4 1 分硬币 1 2 分硬币卖报机出报纸时会找会 1 1 分硬币 输出变量两分 Y Z 表示出报纸时 Y1时 Y0找回 1 1 分硬币时 Z1找时 Z0时假定未投币时卖报机初始状态 S0 开始前时刻投入硬币面值 1 分记 S1 2 分时记 S2 3 分 记 S3 4 分时记 S4
面分析画出该状态机状态转换表表示(方便起见里 出输入变量非法状态时转换表)
状态图示
45非门等设计全加法器
设加数 A B低位进位 C Sum进位位 Cout非门 设计全加器图
果非门非门实现话需非门两输入端连接置换非门
46RS232c 高电脉应 TTL 逻辑？
首先解释什正逻辑负逻辑正逻辑：高电表示逻辑 1低电表示逻辑 0负逻辑：低电表示逻辑 1高电表示逻辑 0数字 系统逻辑设计中采 NPN 晶体 NMOS 电源电压正值般采 正逻辑采 PNP PMOS 电源电压负值采负逻辑 较方便非特说明般电路采正逻辑
RS232C 数线逻辑 1(MARK)3V～15V 逻辑 0(SPACE)+3～＋15V应 TTL 逻辑负逻辑
47VCO 什什参数(压控振荡器)
VCO 压控振荡器通信系统电路中压控振荡器(VCO)关键部件 特锁相环电路时钟恢复电路频率综合器等电路中VCO 性指标 包括：频率调谐范围输出功率(长期短期)频率稳定度相位噪声频 谱纯度电调速度推频系数频率牵引等
48什耐奎斯特定律模拟信号转数字信号
49 D 触发器做 4 进制计数器
4 进制计数器需两 D 触发器记进位输出 Cout 时钟信号 CLK利 D 触发器门电路组成 4 进制计数器图：
50锁存器触发器寄存器三者区
触发器：够存储位二值信号基单元电路统称触发器
锁存器：位触发器传送存储位数实际工作中希次传送存储位数触发器时钟输入端CP 连接起公控制信号控制数端口然处独立接收数样构成次传送存储位数电路称锁存器
寄存器：实际数字系统中通常够存储组二进制代码步时序逻辑电路称寄存器触发器记忆功利触发器方便构成寄存器触发器够存储位二进制码n 触发器时钟端口连接起构成存储n 位二进制码寄存器
区：寄存数角度年寄存器锁存器功相区寄存器步时钟控制锁存器电位信号控制见寄存器锁存器具应场合取决控制方式控制信号数信号间时间关系：数信号效定滞控制信号效锁存器数信号
提前控制信号达求步操作寄存器存放数
51D 触发器 D 锁存器区
D 触发器指时钟边触发存储器单元锁存器指信号时 钟控制电敏感设备锁存器通锁存信号控制锁存数时输出端信号输入信号变化信号通缓器样旦锁存信号起锁存作数锁住输入信号起作
52源滤波器源滤波器原理区
滤波器种信号频率具选择性电路功特定频率范围信号通组织频率信号通原理频率信号通该电路时具幅度衰减通带信号衰减阻带信号衰减
滤波电路仅源元件(电阻电容电感)组成称源滤波器滤波电路仅源元件源元件(双极型单极性集成运放)组成 称源滤波器区体现方面：
(1) 源滤波器电子源滤波器机械(2) 源滤波器检测某 设定谐波次数抵消源滤波器通电抗器电容器配合形成某 次谐波通道吸收谐波(3) 采源滤波器电容器原提高功 率素采源滤波器消谐波功率素关(4) 源滤波器造价 源滤波器 3 倍技术相太成熟维护成高源滤波器造价相 较低技术较成熟安装基免维护(5) 源滤波器电流源滤 波器电流
53IIRFIR 滤波器异
IIR 限长激响应滤波器FIR 限长激响应滤波器两者较 ：
(1) 相技术指标IIR 滤波器存着输出输入反馈 FIR 滤波器较少阶数满足指标求存储单元少运算次数少 较济
(2) FIR 滤波器严格线性相位 IIR 滤波器做点IIR 滤 波器选择性越相位非线性越严重果 IIR 滤波器线性相位满足幅度滤波技术求必须加全通网络进行相位校正样会 增加滤波器阶数
(3) FIR 滤波器采非递结构理实际限 精度运算中稳定限精度运算误差越IIR 滤波器必须采 递结构极点必须 z 面单位圆稳定种结构运算中四舍 五入处理时会引起寄生振荡
(4) FIR 滤波器激响应限长快速傅里叶变换算法样运算速度快IIR 滤波器样运算
(5) 设计IIR 滤波器利模拟滤波器设计现成闭合公式数表格计算工作量较计算工具求高FIR 滤波器般没 现成设计公式般 FIR 滤波器设计仅计算机程序资利助 计算机
(6) IIR 滤波器设计规格化频率特性分段常数标准低通高通带通带阻全通滤波器FIR 滤波器灵活
54泡排序原理
泡排序(BubbleSort)基概念：次较相邻两数数放前面数放面首先较第 1 第 2 数数放前数放然 较第 2 数第 3 数数放前数放继续直较 两数数放前数放重复程第数开始较( 第 2 数第 3 数交换第 1 数第 2 数) 数放前数放直较数前相邻数数放前数放 第二趟结束倒数第二数中新数直终完成 排序排序程中总数前放数放相气泡升称 作泡排序
55操作系统功
操作系统理系统资源控制程序执行改善机界面提供种服务合理组织计算机工作流程户计算机提供良运行环境种系统软 件资源理操作系统项务控制程序执行扩充机器功提 供种服务方便户组织工作流程改善机界面等等资源 理角度理解面资源理观点操作系统具功：
(1) 处理机理：处理机理第项工作处理中断事件硬件发现中断
事件捕捉产生中断信号进行处理配置操作系统中断事件进 行处理处理机理第二项工作处理器调度处理器计算机系统中种稀宝 贵资源应该限度提高处理器利率
(2) 存储理：存储理务理存储器资源道程序运行提供力支撑便户存储资源提高存储空间利率
(3) 设备理：设备理务理类外围设备完成户提出 IO 请求加快 IO 信息传送速度发挥 IO 设备行性提高 IO 设备 利率提供种设备设备驱动程序中断处理程序户隐蔽硬件细 节提供方便简单设备方法
(4) 文件理：文件理针系统中信息资源理现代计算机中 通常程序数文件形式存储外存储器(辅存储器)供户 样外存储器保存量文件文件采取良理方式 会导致混乱破坏造成严重果操作系统中配置文件理 务户文件系统文件进行效理实现名存取实现文件 享保护保密保证文件安全性提供户整套方便文件操 作命令
(5) 网络通信理
56IC 设计中步复位异步复位区
步复位时钟复位信号完成复位动作异步复位时钟 复位信号满足条件完成复位动作异步复位复位信号求较高 毛刺果时钟关系确定出现亚稳态
57Moore Mealy 状态机特征
答：Moore 状态机输出仅前状态值关 时钟边时会 状态变化 Mealy 状态机输出仅前状态值关 前输入值 关
58时钟周期 T触发器 D1 建立时间 T1max T1min组合逻 辑电路延迟 T2max T2min问触发器 D2 建立时间 T3 保 持时间 T4 应满足什条件
首先说建立时间保持时间定义
建立时间(setup time)指触发器时钟信号升前数稳定 变时间果建立时间够数时钟升入触发器保 持时间(hold time)指触发器时钟信号升数稳定变时 间 果保持时间够数样入触发器
Tffpd ：触发器输出响应时间触发器输出 clk 时钟升 长时间发生变化稳定理解触发器输出延时
Tcomb ：触发器输出组合逻辑需时间题目中组合逻辑 延迟
Tsetup ：建立时间
Thold ：保持时间
Tclk ：时钟周期
建立时间容限：相保护时间里求建立时间容限等 0
保持时间容限：保持时间容限求等 0
关保持时间理解触发器 D2 输入信号处保持时间时候果触发器 D1 输出已通组合逻辑达 D2 输入端话会破坏 D2应该保持数
59出某般时序电路图 TsetupTdelayTck>q clock delay 写出决定时钟素时出表达式
T+Tclkdealy>Tsetup+Tco+Tdelay
Thold>Tclkdelay+Tco+Tdelay
60说说静态动态时序模拟优缺点
静态时序分析采穷分析方法提取出整电路存时序路径计算信号路径传播延时检查信号建立保持时间否满足时 序求通路径延时路径延时分析找出违背时序约束错误 需输入量穷路径运行速度快占存较少仅 芯片设计进行全面时序功检查利时序分析结果优化 设计静态时序分析已越越数字集成电路设计验证中 动态时序模拟通常仿真产生完备测试量覆盖门级网表 中条路径动态时序分析中法暴露路径存时序 问题
61画出 CMOS 电路晶体级电路图实现 YA*B+C(D+E)
类题目采种做法首先表达式全部非门非门表示然 CMOS 电路实现非门非门代入非门单独实现 非门实现(两输入端接起)
图(a)(b)分CMOS 实现非门非门
62利 4 选 1 数选择器实现 F(xyz)xz+yz’
63ABCDE 进行投票数服少数输出 F(果 ABCDE 中 1 数 0 F 输出 1否 F 0)非门实现输入 数目没限制
记 A 赞成时 A1反时 A0B 赞成时 A1反时 B0CDE 5 投票少数服数三投赞成票投票结果需考虑基分析图出非门实现电路：
64逻辑门画出 D 触发器
65简述 latch filpflop 异
题问锁存器触发器异
触发器：够存储位二值信号基单元电路统称触发器
锁存器：位触发器传送存储位数实际工作中希次传送存储位数触发器时钟输入端CP 连接起公控制信号控制数端口然处独立接收数样构成次传送存储位数电路称锁存器
66LATCH DFF 概念区
题问 D 锁存器 D 触发器概念区
D 触发器指时钟边触 发存储器单元锁存器指信号时钟控制电敏感设备
锁存器通锁存信号控制锁存数时输出端信号输入信号变化信号 通缓器样旦锁存信号起锁存作数锁住输入信号起作
67latch register 区什现 register行级描述中 latch 产生
latch 电触发register 边触发register 时钟边触发 动作符合步电路设计思想latch 属异步电路设计会导致时 序分析困难适应 latch 会量浪费芯片资源
68How many flipflop circuits are needed to divide by 16 (Intel)
69 filpflop logicgate 设计 1 位加法器输入 carryin currentstage 输出 carryout nextstage
考设计具输入输出缓功加法器样理解话题目做起简单输入输出加触发器 作数锁存器需 4 触发器加法功完全门电路实现
70实现 N 位 Johnson CounterN5
首先家解释 Johnson CounterJohnson Counter 约翰逊计数器称扭环形计数器移位寄存器型计数器种
环形计数器电路状态利率较低改变移位寄存器部结构条件提高环形计数器电路状态利率改变反馈逻辑电路想办法
事实种移位寄存器型计数器结构表示图示般形式中反馈逻辑电路函数表达式写成：
71Cache 作什 Buffer 区DSP
Cache 高速缓存储器Cache 高速容量时存储器高速静态存储器芯片实现 者集成 CPU 芯片部存储 CPU 常访问指令者操作数
Buffer Cache 操作象样Buffer(缓)提高存硬盘( I0 设备)间数交换速度设计Cache(缓存)提高 cpu 存间数交换速度设计常见级缓存二级缓存三级缓 存等
嵌入式 DSP 处理器(Embedded Digital Signal Processor EDSP)系统结构 指令进行特殊设计适合执行 DSP 算法编译效率较高指令执行速 度较高数字滤波FFT谱分析等方面 DSP 算法正量进入嵌入式领域 DSP 应正通单片机中普通指令实现 DSP 功渡采嵌入式 DSP 处理器嵌入式 DSP 处理器两发展源 DSP 处理器单片化EMC 改造增加片外设成嵌入式 DSP 处理器TI TMS320C2000 C5000 等属 范畴二通单片机 SOC 中增加 DSP 协处理器例 Intel MCS296 Infineon(Siemens) TriCore
72DSP 通处理器结构什
通处理器相DSP 属专处理器实现实时数字信号处理 专门设计结构DSP 般采哈佛结构数缓存指令缓存相分开DSP 专门加指令次加需指令周期完成通处理 器中法般加法实现次法需消耗较指令周期
73熟悉设计方式设计预置初值 7 进制循环计数器15 进制呢
里选择十六进制计数器 74LS161 实现原理简单： 74LS161 实现N(N<16)进制计数器需计数器 0000 增加 N1 时 74LS161 清零 7 进制增加 6(0110)时计数器清零面简单介绍 74LS161图 74LS161 原理图：
脚说明： ABCD：数输入端 QAQBQCQD：数输出端 RCO：进位输出端 CLRN：异步清零端低电效 LDN：步行置入控制端低电效
ENTENP：计数控制端高电效
图 74LS161 设计预置初值 7 进制循环计数器D3 D2 D1D0 预置数输入端
果想设计 15 进制 QD QC QB QA1110 时 CLRN 置低
74BLOCKING NONBLOCKING 赋值区
非阻塞赋值：块赋值语句时赋值般时序电路描述中
阻塞赋值：完成该赋值语句做句操作般组合逻辑描述
75PCI 总线含义什PCI 总线特点什
PCI 英文全称 Peripheral Component Interconnect外部设备互联总线 1993 年推出 PC 局部总线标准PCI 总线分 32 位总线 64 位总线 两种般 PC 机 32 位 PCI 总线服务器高级工作站带 64 位 PCI 总 线PCI 总线特点传输速度高目前实现 66M 工作频率 64 位 总线宽度达突发（Burst）传输速率 264MBs通常 ISA 总线 300 倍 满足吞吐量外设需求
76Please draw schematic of a common SRAM cell with 6 transistorspoint out which nodes can store data and which node is word line control
77 LDO 芯片手机供电需进行评估设计测试项目
LDO 低压差线性稳压器里手机供电需评估指标 两：LDO 供电电流供电电压LDO 输出电压噪声抑制手机 电池供电测试该 LDO 芯片选锂电池芯片供电
供电电流供电电压测试：选择台具存储功示波器应测试 点测试芯片输出电压输出电流(需数字万表测)观察结果起输 出电压输出电流否满足手机正常工作求
输出电压噪声抑制：许需更精确仪器测懂希 家指教
芯片性测试需长时间测试需环境测试改变温度 湿度者移动条件测试外测试输入电压发生变化时输出电压 输出电流变化
78画出运放构成加法减法微分积分运算电路原理图画出晶体级运放电路
79运算放器组成10倍放器
80出简单电路分析输出电压特性（积分电路）求输出端某点risefall时间
81知道常逻辑电？TTLCOMS电直接互连
常逻辑电：12V5V33VTTLCMOS直接互连TTL0336V间CMOS12V5VCMOS输出接TTL直接互连TTL接CMOS需输出端口加拉电阻接5V者12V
82逻辑方面数字电路卡诺图化简时序（步异步差异）触发器种（区优点）全加器等等
83卡诺图写出逻辑表达式
84化简F(ABCD) m(1345101112131415)
85画出NOTNANDNOR符号真值表transistor level电路
86画出CMOS图画出towtoone mux gate
87二选muxinv实现异
88画出YA*B+Ccmos电路图
89逻辑cmos电路实现ab+cd
90画出CMOS电路晶体级电路图实现YA*B+C(D+E)
91画出DFF结构图verilog实现
92画出种CMOSD锁存器电路图版图
93什NMOSPMOSCMOS？什增强型耗型？什PNPNPN？什差？
94硅栅COMS工艺中N阱中做PNN阱阱电位连接什求？
95画出CMOS晶体CROSSOVER图出传输特性转移特（Infineon笔试试题）
96写出N阱CMOSprocess流程画出剖面图
97画pbulk nmos截面图
98寄生效应ic设计中样加克服利
99unix 命令
容仅供参考果您需解决具体问题建议您详细咨询相关领域专业士
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
