计算机组成原理试题库（含答案）

计算机组成原理试题
单项选择题（列题四备选答案中选出正确答案代号写题干前面括号）
1缩短指令中某址段位数效方法采取（C）
A立寻址B变址寻址C间接寻址 D寄存器寻址
2某计算机字长16位存储容量64KB字编址寻址范围（C ）
　　A．64K 　　B．32KB　　C．32K 　　D．16KB
3某RAM芯片容量512*8位电源接端外该芯片引线少数目（C ） 　
　　A　21 　B　17 　 C　19 　D20
4指令系统中采寻址方式目( C　)
　　A实现存储程序程序控制　　　　　　　　　　　B直接访问外存
　　C缩短指令长度扩寻址空间提高编程灵活性　D提供扩展操作码降低指令译码难度
5寄存器间接寻址方式中操作数处(　B )
　　A通寄存器　　　B贮存单元　　　　　C程序计数器　　　　　D堆栈
6RISC(　A　)简称
　A精简指令系统计算机　　　　　　　　　　　　 B规模集成电路
　C复杂指令计算机　　　　　　　　　　　　　　 D超规模集成电路
7．CPU响应中断时间_ C _____
A．中断源提出请求　　B．取指周期结束　C．执行周期结束D．间址周期结束
8．常虚拟存储器寻址系统____A__两级存储器组成
A．存－辅存B．Cache－存C．Cache－辅存D．存—硬盘
9．DMA访问存时CPU处等状态等DMA批数访问结束CPU恢复工作种情况称作__A____
A．停止CPU访问存B．周期挪C．DMACPU交访问D．DMA
10．浮点数表示范围精度取决__C____
A．阶码位数尾数机器数形式B．阶码机器数形式尾数位数
C．阶码位数尾数位数　　　D．阶码机器数形式尾数机器数形式
11．中断量提供___C___
A．选中设备址 B．传送数起始址
C．中断服务程序入口址D．程序断点址
12．加法器采先行进位目____C__
A．优化加法器结构B．节省器材C．加速传递进位信号D．增强加法器结构
13．独立请求方式N设备____B__
A．总线请求信号总线响应信号B．N总线请求信号N总线响应信号
C．总线请求信号N总线响应信号D．N总线请求信号总线响应信号
14．存CPU间增加高速缓存储器目___A___
A．解决CPU存间速度匹配问题B．扩存容量
C．扩存容量提高存取速度D．扩辅存容量

15．计数器定时查询方式计数0开始__A____
A．设备号优先级高B．设备总线机会相等
C．设备号优先级高
16．Cache址映象中存中块均映射Cache块位置称作　　B　
A．直接映象B．全相联映象C．组相联映象
17．直接寻址条件转移指令功指令中址码送入A______
A．PC B．址寄存器C．累加器D．ACC
18．响应中断请求条件__B____
A．外设提出中断 B．外设工作完成系统允许时
C．外设工作完成中断标记触发器1时 D．CPU提出中断
19．机设备传送数时采_A_____机设备串行工作
A．程序查询方式B．中断方式C．DMA方式D．通道
20．节拍信号宽度指__C____
A．指令周期 B．机器周期 C．时钟周期 D．存储周期


二填空题（20分空1分）
1．DMA方式中CPUDMA控制器通常采三种方法分时存
停止 CPU访问周期挪DMACPU交访问存
2．设浮点数阶码8位（含1位阶符）尾数24位（含1位数符）32位二进制补码浮点规格化数应十进制真值范围：正数2127(12－23)正数2－129负数2－128(2－12－23)负数2127
3虚拟存储器中常存储理方式 ____页式虚拟存储______段式虚拟存储__________段页式虚拟存储_________
4．四程段浮点加法器流水线中假设四程段时间分T1 60ns﹑T2 50ns﹑T3 90ns﹑T4 80ns加法器流水线时钟周期少 90ns 果采样逻辑电路流水线方式浮点加法需时间 280ns
5 系统总线传输信息分址总线__数 _______控制______三类 
6 半导体SRAM__触发器_存储信息半导体DRAM_电容___存储信息 
7 动态RAM刷新方式通常______________________集中 分散 异步三种
8 CPU直接访问cache______ 存______ 直接访问磁盘光盘

二判断题（判断列题正误√错×题1分计10分）
1存储单元存放二进制信息存贮元×
2程序运行时时转外设服务中断服务程序预先安排×
3时序电路产生种时序信号保证整计算机协调工作√
4引入虚拟存储系统目提高存储速度×
5ＤＭＡ方式进行外设机交换信息时需机发出中断请求×
6CPU外设备称外部设备×
7奇偶校验纠正代码中出现错误×
8微指令分段译码法设计微指令时需具相斥性微命令组合字段√
9CPU访问存储器时间存储器容量决定存储容量越访问存储器需时间越长×
10更高级中断请求定中断中断处理程序执行×







四名词解释（题2分10分）
1存储程序工作方式：计算机需进行工作事先编写成程序存入计算机中运行程序时计算机动进行工作
2高速缓存储器：介CPU存间速度较快容量较价格较贵存储器引入CACHE目提高存储系统速度
3程序中断工作方式：CPU运行程序时接受非预期中断请求CPU暂停现行工作转中断请求服务服务完毕回住程序继续执行
4系统总线：连接机器部部件信息公通道
5微程序：解释机器指令干条微指令序集合
6（磁盘）数传输率：单位时间传送二进制信息字节数
7DMA方式：单位时间传送二进制信息字节数
8机存取方式：定硬件定软件组成机整体

五简答题（题5分30分）
1说认计算机系统中硬件软件逻辑功等价？什
答：软件硬件逻辑功等效性相
2什运算器？功部件组成？
答：运算器进行算术逻辑运算部件加法器通寄存器标志寄存器等部件组成
3RAM相ROM特点？
答：ROM掉电信息会丢失中信息读便写
4程序中断控制方式相DMA控制方式特点？
答：速度快响应快优先级高处理快须现场保护现场恢复应范围没程序中断控制方式广
5微程序控制基思想：指令执行需控制信号存放控制存储器中需时存储器中读取操作控制信号编成微指令存放控制存储器中条机器指令功通常许条微指令组成序列实现微指令序列称微程序微指令控制存储器中存储位置称微址
6种类外设部设备接入计算机系统时应解决问题？
答：数格式址译码控制信息组织状态信息反馈
7中断接口般包含基组成？简说明作
答：①址译码选取接口中关寄存器选择IO设备
②命令字状态字寄存器供CPU输出控制命令调回接口设备状态信息
③数缓存提供数缓实现速度匹配
④控制逻辑中断控制逻辑设备特性相关控制逻辑等
8加快中央处理器存间传输信息措施？
六综合题
1设X2632Y1532采二进制变形补码计算[X+Y]补 讨计算结果
解： 设X2632Y1532采二进制变形补码计算
[X+Y]补 讨计算结果
解X011010 Y 001111
[X+Y]补0010111
溢出
2Ｘ＝00110011Ｙ＝10011110求Ｘ∧Ｙ＝？ Ｘ∨Ｙ＝？

解 Ｘ∧Ｙ＝00010010
Ｘ∨Ｙ＝10111111
3设具12位址4位字长存储器问：
（1）该存储器存储少字节信息？
（2）果存储器1K×1位RAM芯片组成需少片
（3）需址少位作芯片选择
（4）试画出该存储器结构图
解：
设具12位址4位字长存储器
（1）该存储器存储2K字节信息
（2）果存储器1K×1位RAM芯片组成需16片
（3）需址2位作芯片选择
（4） （图略）

4 某机字长16位存总容量256KW中ROM占址范围00000H~OFFFFH余址空间RAM请存贮芯片该机设计存储器：
(1) ROMRAM容量少？
(2) 该存址线数线少根？
(3) 容量32K*16ROM芯片64K*16RAM芯片构成该存储器需RAMROM芯片片？
(4) 画出存储器结构CPU连接逻辑框图
解：
(1) ROM 64K RAM 192K
(2) 数线16根址线18根
(3) 需 ROM 2片 需RAM 3片
(4) （图略）

5．什CPU？CPU寄存器级部件组成？
CPU 计算机中进行算术逻辑运算指挥协调机器部件工作部件
IRPSWGRALUPC等
（图略）
6． 画出单总线CPU部框图（寄存器级）拟出加法指令ADD R1（R2）读取执行流程源寻址方式采寄存器间址方式
解
　　






计算机组成原理试题（）



选择题（20分题1分）
1．零址运算指令指令格式中出操作数址操作数______
A．立数栈顶
B．暂存器
C．栈顶次栈顶
D．累加器
2．______区分存储单元中存放指令数
A．存储器
B．运算器
C．控制器
D．户
3．谓三总线结构计算机指______
A．址线数线控制线三组传输线
B．IO总线存总统DMA总线三组传输线
C．IO总线存总线系统总线三组传输线
D．设备总线存总线控制总线三组传输线．
4．某计算机字长32位存储容量256KB字编址寻址范围______
A．128K
B．64K
C．64KB
D．128KB
5．机设备传送数时采______机设备串行工作
A．程序查询方式
B．中断方式
C．DMA方式
D．通道
6．整数定点机中述第______种说法正确
A．原码反码表示 1补码表示 1
B．三种机器数均表示 1
C．三种机器数均表示 1三种机器数表示范围相
D．三种机器数均表示 1
7．变址寻址方式中操作数效址______
A．基址寄存器容加形式址（位移量）
B．程序计数器容加形式址
C．变址寄存器容加形式址
D．
8．量中断______
A．外设提出中断
B．硬件形成中断服务程序入口址
C．硬件形成量址量址找中断服务程序入口址
D．
9．节拍信号宽度指______
A．指令周期
B．机器周期
C．时钟周期
D．存储周期
10．微程序存储EPROM中控制器______控制器
A．静态微程序
B．毫微程序
C．动态微程序
D．微程序
11．隐指令指______
A．操作数隐含操作码中指令
B．机器周期里完成全部操作指令
C．指令系统中已指令
D．指令系统中没指令
12．16位二进制数表示浮点数时列方案中第_____种
A．阶码取4位（含阶符1位）尾数取12位（含数符1位）
B．阶码取5位（含阶符1位）尾数取11位（含数符1 位）
C．阶码取8位（含阶符1位）尾数取8位（含数符1位）
D．阶码取6位（含阶符1位）尾数取12位（含数符1位）
13．DMA方式______
A．然高速外围设备信息传送代中断方式
B．取代中断方式
C．CPU请求中断处理数传送
D．中断机制
14．中断周期中______允许中断触发器置0
A．关中断指令
B．机器指令
C．开中断指令
D．中断隐指令
15．单总线结构CPU中连接总线部件______
A．某时刻总线发送数总线接收数
B．某时刻总线发送数时总线接收数
C．时总线发送数时总线接收数
D．时总线发送数时总线接收数
16．三种集中式总线控制中______方式电路障敏感
A．链式查询
B．计数器定时查询
C．独立请求
D．



17．16K×8位存储器址线数线总______
A．48
B．46
C．17
D．22．
18．间址周期中______
A．指令间址操作相
B．存储器间接寻址指令操作相
C．存储器间接寻址寄存器间接寻址指令操作
D．
19．述说法中______正确
A．EPROM改写机存储器种
B．EPROM改写作机存储器
C．EPROM改写次作机存储器
D．EPROM改写作机存储器
20．印机分类方法否印汉字区分分______
A．行式印机串行式印机
B．击式印机非击式印机
C．点阵式印机活字式印机
D．激光印机喷墨印机
二填空（20分空1分）
1．设浮点数阶码8位（含1位阶符）尾数24位（含1位数符）32位二进制补码浮点规格化数应十进制真值范围：正数 正数
负数 负数
2．指令寻址基方式两种种 寻址方式指令址 出种 寻址方式指令址 出
3．四程段浮点加法器流水线中假设四程段时间分T1 60ns﹑T2 50ns﹑T3 90ns﹑T4 80ns加法器流水线时钟周期少 果采样逻辑电路流水线方式浮点加法需时间
4．浮点数尾数右移时欲值变阶码必须 尾数右移1位阶码
5．存储器m（m＝1248…）模块组成模块
寄存器存储器采 编址存储器带宽增加原 ________倍
6．序写出重中断中断服务程序包括
中断返回部分
三名词解释(10分题2分)
1．微操作命令微操作
2．快速缓存储器
3．基址寻址
4．流水线中发技术
5．指令字长
四计算题（5分）
设机器数字长8位（含1位符号位）设A＝B＝计算[AB]补原成真值
五简答题（20分）
1．异步通信步通信区什说明通信双方联络（4分）
2．什外围设备通接口CPU相连？接口功？（6分）
六问答题（15分）
1．设CPU中部件相互连接关系图示图中W写控制标志R读控制标志R1R2暂存器（8分）

（1）假设求取指周期ALU完成 (PC) + 1→PC操作（ALU源操作数完成加1运算）求少节拍写出取指周期全部微操作命令节拍安排
（2）写出指令ADD # α（#立寻址特征隐含操作数ACC中）执行阶段需微操作命令节拍安排
2．DMA接口部件组成？数交换程中应完成功？画出DMA工作程流程图（包括预处理处理）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示画出CPU存储器连接图求：
（1）存储芯片址空间分配：4K址空间系统程序区相邻4K址空间系统程序工作区16K址空间户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

（1）存址空间分配：
6000H～67FFH系统程序区
6800H～6BFFH户程序区
（2）合理选述存储芯片说明选片？
（3）详细画出存储芯片片选逻辑图

















计算机组成原理试题答案（）
选择题（20分题1分）
1．C 2．C 3．B 4．B 5．A 6．B 7．C
8．C 9．C 10．A 11．D 12．B 13．B 14．D
15．B 16．A 17．D 18．C 19．B 20．C
二填空（20分空1分）
1．A．A．2127(12－23) B．2－129 C．2－128(2－12－23) D．2127
2．A． 序 B．程序计数器 C．跳跃 D． 指令身
3．A．90ns B．280ns
4．A．A．增加 B．加1
5．A．址 B．数 C．模m D．m
6．A．保护现场 B．开中断 C．设备服务 D．恢复现场
三名词解释(10分题2分)
1．微操作命令微操作
答：微操作命令控制完成微操作命令微操作微操作命令控制实现基操作
2．快速缓存储器
答：快速缓存储器提高访存速度CPU存间增设高速存储器户透明CPU期需信息存调入缓存样CPU次须访问快速缓存达访问存目提高访存速度
3．基址寻址
答：基址寻址效址等形式址加基址寄存器容
4．流水线中发技术
答：提高流水线性设法时钟周期（机器频倒数）产生更条指令结果流水线中发技术
5．指令字长
答：指令字长指机器指令中二进制代码总位数
四（5分）
计算题 答：[A+B]补＝11011110 A+B ＝（1764）
[AB]补＝11000110 AB ＝（3564）
五简答题（20分）
1．（4分）答：
步通信异步通信区前者公时钟总线设备统时序统传输周期进行信息传输通信双方约定时序联络者没公时钟没固定传输周期采应答方式通信具体联络方式互锁半互锁全互锁三种互锁方式通信双方没相互制约关系半互锁方式通信双方简单制约关系全互锁方式通信双方完全制约关系中全互锁通信性高
2．（6分写出种1分6分）
答：外围设备通接口CPU相连原：
（1）台机器通常配台外设设备号（址）通接口实现设备选择
（2）IO设备种类繁速度 CPU速度相差通接口实现数缓达速度匹配
（3）IO设备串行传送数CPU般行传送通接口实现数串格式转换
（4）IO设备入出电CPU入出电通接口实现电转换
（5）CPU启动IO设备工作外设发种控制信号通接口传送控制命令
（6）IO设备需工作状况（忙绪错误中断请求等）时报告CPU通接口监视设备工作状态保存状态信息供CPU查询
见纳起接口应具选址功传送命令功反映设备状态功传送数功（包括缓数格式电转换）
4．（5分）答：
（1） 根IRMDR均16位采单字长指令出指令字长16位根105种操作取操作码7位允许直接寻址间接寻址变址寄存器基址寄存器取2位寻址特征反映四种寻址方式指令格式：
7
2
7
OP
M
AD
中 OP 操作码完成105种操作
M 寻址特征反映四种寻址方式
AD形式址
种格式指令直接寻址27 128次间址寻址范围216 65536
（2） 双字长指令格式：
7
2
7
OP
M
AD1
AD2
中 OPM含义
AD1∥AD223位形式址
种格式指令直接寻址范围223 8M
（3） 容量8MB存储器MDR16位应4M×16位存储器采双字长指令直接访问4M存储空间时MAR取22位采单字长指令RXRB取22位变址基址寻址访问4M存储空间
六 （15分）问答题
1．（8分）答：
（1） (PC) + 1→PC需ALU完成PC值作ALU源操作数控制ALU做＋1运算 (PC) + 1结果送ALU输出端相连R2然送PC
题关键考虑总线突问题取指周期微操作命令节拍安排：
T0 PC→MAR1→R
T1 M(MAR)→MDR(PC) + 1→R2
T2 MDR→IROP(IR)→微操作命令形成部件
T3 R2→PC
（2）立寻址加法指令执行周期微操作命令节拍安排：
T0 Ad(IR)→R1 立数→R1
T1 (R1) + (ACC)→R2 ACC通总线送ALU
T2 R2→ACC 结果→ACC
2．（7分）答：DMA接口数缓寄存器存址计数器字计数器设备址寄存器中断机构DMA控制逻辑等组成数交换程中DMA接口功：（1）CPU提出总线请求信号（2）CPU发出总线响应信号接总线控制（3）存储器发址信号（动修改址指针）（4）存储器发读写等控制信号进行数传送（5）修改字计数器根传送字数判断DMA传送否结束（6）发DMA结束信号CPU申请程序中断报告组数传送完毕DMA工作程流程图示



七设计题（10分）
答：
（1）存址空间分配（2分）
A15 … A11 … A7 … … A0
4K 2K×8位ROM 2片
相邻4K 4K×4位RAM 2片
16K 8K×8位RAM 2片（2）根存址空间分配
4K址空间系统程序区选2片2K×8位ROM芯片（1分）
相邻4K址空间系统程序工作区选2片4K×4位RAM芯片（1分）
16K址空间户程序区选2片8K×8位RAM芯片（1分）
（3）存储芯片片选逻辑图（5分）







计算机组成原理试题（二） 
选择题    （ 20题题1分  20 分） 
1 列机器数___B___中零表示形式唯 
A．原码        B．补码        C．反码        D．原码反码 
2 CRT分辨率1024×1024颜色深度8位刷新存储器存储容量___B___ 
A．2MB         B．1MB       C．8MB        D．1024B 
 3 定点二进制运算器中减法运算般通___D___实现 
A．原码运算二进制减法器         B．补码运算二进制减法器 C．补码运算十进制加法器         D．补码运算二进制加法器 
4 指令址字段中直接指出操作数身寻址方式称___B___ 
A 隐含寻址   B 立寻址     C 寄存器寻址     D 直接寻址 
5 信息条传输线 采脉传输方式称__A____ 
A串行传输    B行传输    C串行传输    D分时传输 
6 外存储器相存储器特点___C___ 
A．容量速度快成低         B．容量速度慢成高 C．容量速度快成高         D．容量速度快成低 
7 CPU响应中断时间___C___ 
A．中断源提出请求    B．取指周期结束     C．执行周期结束  
8 EPROM指___C___ 
A 读写存储器                       B 读存储器      
C 编程读存储器               D 光擦编程读存储器 
9 列数中数__B____ 
A．（1101001）2     B．（52）8      C．（133）8     D．（30）16 
10 假定列字符码中奇偶校验位没数错误采偶校验字符码___D___ A．11001011      B．11010110     C．11000001      D．11001001 
11 单址指令中完成两数算术运算址码指明操作数外数常需采___C___ 
A 堆栈寻址方式   B 立寻址方式   C隐含寻址方式   D 间
接寻址方式 
12 某寄存器中操作数寻址方式称___C___寻址 
A 直接        B 间接       C 寄存器直接       D 寄存器间接 
13 中央处理器（CPU）包含_C_____ 
A．运算器                     B．控制器    
C．运算器控制器cache     D．运算器控制器存储器 
14 CPU中踪指令继址寄存器__B____
A．存址寄存器    B．程序计数器   C．指令寄存器  D．状态
条件寄存器 
15 集中式总线仲裁中__C____方式响应时间快 
A．链式查询      B计数器定时查询     C独立请求     D
三种相 
16 PCI总线基传输机制__D____ 
A．串行传输      B．行传输     C．DMA式传输     D．猝发式
传输 
17 中断量址___B___ 
A．子程序入口址             B．中断服务子程序入口址 C．中断服务子程序出口址     D．中断返回址 
18 CDROM___C___型光盘 
A．次          B．重写         C．读         
19 某计算机字长16位存储容量1MB字编址寻址范围___A___ 
A．512K      B．1M      C．512KB  
20．16K×32位存储器址线数线总___B___ 
A．48       B．46      C．36     D40 
 
二填空题（ 7 题空1分 20分） 
1 计算机系统______软件两部分组成软件分_______________ 
2 系统总线传输信息分址总线_________________三类 
3 四位二进制补码表示十进制整数范围____________ 4 半导体SRAM______存储信息半导体DRAM______存储信息 5 动态RAM刷新方式通常______________________三种 6 完整指令周期包括取指_________________四子周期影响指令流水线性三种相关分______相关_______相关控制相关 
7 Cache存址映射方式_____________________________ 三种 
  
三简答题（ 2题题5分 10分） 
1．什指令？什指令系统？  
    
2 次程序中断致分阶段？ 
   
 






 
 
 
四应题（ 5 题题10 分  50 分） 
1 设某机频8MHz机器周期均含2时钟周期条指令均25机器周期试问该机均指令执行速度少MIPS？机器频变机器周期均含4时钟周期条指令均5机器周期该机均指令执行速度少MIPS？出什结？
 
   
     
2．设某机四中断源ABCD硬件排队优先次序ABCD现求中断处理次序改DACB（1）写出中断源应屏蔽字 
（2）图时间轴出四中断源请求时刻画出CPU执行程序轨迹设中断源中断服务程序时间均20s 

 
 
        
3设机器数字长8位（含位符号位）A  +15B  +24求[A+B]补
[AB]补原成真值 
 
    






 
 
 
4 某机字长16位存储字长等指令字长存储器直接寻址空间128字变址时位移量64~+6316通寄存器作变址寄存器设计套指令格式满足列寻址类型求 
（1）直接寻址二址指令3条 （2）变址寻址址指令6条 （3）寄存器寻址二址指令9条 （4）直接寻址址指令13条       
5．设CPU16根址线8根数线MREQ（低电效）作访存控制信号RW作读写命令信号（高电读低电评写）现8片8KX8位RAM芯片CPU相连试回答： 
（1）74138译码器画出CPU存储芯片连接图 （2）写出片RAM址范围 （3）根图（1）出现址线A13CPU断线搭接高电出现什果？ 
  
   
计算机组成原理试题（二）答案 


选择题 
1  B   2 B   3 D   4 B  5 A    6 C  7 C  8 C   9 B  10 D   11 C   12 C  13 C  14 B 15 C  16 D  17 B 18 C 19 A  20 B 
二填空题 
1硬件 系统软件   应软件2数 址控制 3  +15 16   4触发器  电容 5集中 分散 异步  6间址 执行 中断  结构 数 控制 7直接映射 全相连 组相连   
三简答题 
1指令计算机执行某种操作命令常说机器指令台机器中机器指令集合称台计算机指令系统 
2答：次程序中断致分五阶段中断请求（1分）中断判优（1分）中断响应（1分）中断服务（1分）中断返回（1分）
 四应题 
1解：先通频求出时钟周期求出机器周期均指令周期通均指令周期倒数求出均指令执行速度计算： 
时钟周期18MHz0125×106 125ns 机器周期125ns×2250ns 
均指令周期250ns×25625ns 
均指令执行速度1625ns16MIPS  
        参数改变：机器周期 125ns×4500ns05µs  均指令周期05µs×525µs  
均指令执行速度125µs04MIPS 
 结：两频相机器执行速度定样 
2 （1）中断处理次序改D > A > C > B中断源新屏蔽字表示（5分） 
（2）根新处理次序CPU执行程序轨迹图示（5分） 
 
        
3解：∵ A  +15  +0001111B  +24  +0011000                   ∴ [A]补  00001111[B]补  00011000[B]补  11101000  
[AB]补  [A]补 + [B]补  00001111                     +11101000                       11110111
                 
    ∴ [AB]补  11110111                                        AB  0001001  9                               
4   1)址指令格式（2分） 

2)（2分） 




 
2) 0~8191  8192~16383  16384~24575  24576~32767  32768~40959  40960~49151 49152~57343  57344~65535 

3）果址线A13CPU断线搭接高电会出现A13恒1情况时存储器寻址A131址空间A130半址空间永远访问A130址空间进行访问错误访问A131应空间中







计算机组成原理试题（三）
． 选择题（题1分20分）
1 国______ 年研制成功第台电子数字计算机第台晶体数字计算机______ 年完成
A．1946 1958 B．1950 1968 C．1958 1961 D．1959 1965
2 Pentium微型计算机中法部件位______ 中
A．CPU B．接口 C．控制器 D．专芯片
3 没外存储器计算机初始引导程序放______
A．RAM B．ROM C．RAMROM D．CPU
4 列数中数______
A．（101001）2 B．（52）8 C．（2B）16 D．（44）10
5 机器数______ 中零表示形式唯
A．原码 B．补码 C．移码 D．反码
6 定点二进制运算器中减法运算般通______ 实现
A．原码运算二进制减法器 B．补码运算二进制减法器
C．补码运算十进制加法器 D．补码运算二进制加法器
7 列关运算器描述中______ 正确
A．作算术运算作逻辑运算 B．作加法
C．暂时存放运算结果 D．答案
8 某DRAM芯片存储容量512K×8位该芯片址线数线数目______
A．8512 B．5128 C．188 D198
9 相联存储器______ 进行寻址存储器
A．址指定方式 B．堆栈存取方式
C．容指定方式 D址指定堆栈存取方式结合
10 指令系统中采寻址方式目______
A．实现存储程序程序控制 B．缩短指令长度扩寻址空间提高编程灵活性
C．直接访问外存 D．提供扩展操作码降低指令译码难度
11 堆栈寻址方式中设A累加寄存器SP堆栈指示器MspSP
指示器栈顶单元果操作动作：（A）→Msp（SP）－1→SP出栈操作动作：
A．（Msp）→A（SP）+1→SP B（SP）+1→SP（Msp）→A
C．（SP）－1→SP（Msp）→A D（Msp）→A（SP）－1→SP
12 CPU中踪指令继址寄存器______
A．存址寄存器 B．程序计数器 C．指令寄存器 D．状态条件寄存器
13 描述媒体CPU基概念中正确表述句子______
A 媒体CPU带MMX技术处理器
B．媒体CPU非流水线结构
C．MMX指令集种单指令流单数流串行处理指令
D．媒体CPU定 CISC机器
14 描述Futurebus+总线中基概念正确表述______
A Futurebus+总线高性步总线标准
B 基步数定时协议
C 结构处理器技术关开发标准
D 数线规模动态变
15 ______ 微型计算机系统中外设存储器单元统编址IO指令
A．单总线 B．双总线 C．三总线 D．总线
16 笔记电脑容量存储器______
A．软磁盘 B．硬磁盘 C．固态盘 D．磁带
17 具步力记录方式______
A．NRZ0 B．NRZ1 C．PM D．MFM
18 ______发生中断请求条件
A．条指令执行结束 B．次IO操作结束
C．机器部发生障 D．次DMA操作结束
19 采DMA 方式传送数时传送数______
A．指令周期 B．数周期 C．存储周期 D．总线周期
20 行IO标准接口SCSI中块适配器连接______ 台具SCSI接口设备
A．6 B．7～15 C．8 D．10
二． 填空题（空1分20分）
1 计算机术语中A______ B______ 起称CPUCPUC______ 合起称机
2 计算机软件般分两类：类A______ 类B______ 操作系统属C______ 类
3 存储器容量通常MB表示中M A______ B B______硬盘容量通常GB表示中G C ______
4 CPU直接访问A______ B______ 直接访问磁盘光盘
5 指令字长度A______ B______ C______ 三种形式
6 计算机系统中根应条件硬件资源数传输方式采A______ 传送B______ 传送C______ 传送
7 通道特殊功A______ B______ 专门负责数输入输出传输控制
8 行IO接口A______ 串行IO接口B______ 目前两具权威性标准接口技术
三． 简答题（题5分20分）
1 较完善指令系统应包括类？
2 什闪速存储器？特点？
3 较水微指令垂直微指令优缺点
4 CPU响应中断应具备条件？
四． 应题（题5分20分）
1 已知：X01011Y－00101求[X2]补[X4]补 [－X]补 [Y2]补[Y4]补 [－Y]补
2 设机器字长16位定点表示时尾数15位阶符1位
(1)定点原码整数表示时正数少？负数少？
(2)定点原码数表示时正数少？负数少？
3 [x]补+[y]补[x+y]补
求证 ： [y]补[y]补
4 16K×16存储器1K×4位DRAM芯片构成问
（1）总需少DRAM芯片
（2）画出存储体组成框图
5 中断接口中标志触发器？功什？
6 CPU结构图示中累加寄存器AC状态条件寄存器四寄存器部分间连线表示数通路箭头表示信息传送方
(1) 标明图中四寄存器名称
(2) 简述指令存取控制器数通路
(3) 简述数运算器存间进行存取访问数通路
图C81
7 谓DMA方式？DMA控制器采种方式CPU分时存？
8 CD－ROM光盘外缘5mm范围记录数困难般标准播放时间60分钟请计算模式1情况光盘存储容量少？



计算机组成原理试题（三）答案
． 选择题
1D 2 A 3 B 4 A 5 BC 6 D 7 D
8 D 9 C 10 B 11 B 12 B 13 A 14 C
15 A 16 CD 17 C 18 A 19 C 20 B
二． 填空题
1 A运算器 B控制器 C存储器
2 A系统程序 B应程序 C系统程序
3 A220 B8位(1字节) C230
4 Acache B存
5 A单字长 B半字长 C双字长
6 A行 B串行 C复
7 A处理器 B指令程序
8 ASCSI BIEEE1394
三． 简答题
1 包括：数传送指令算术运算指令逻辑运算指令程序控制指令输入输出指令堆栈指令字符串指令特权指令等
2 闪速存储器高密度非易失性读写半导体存储器原理属ROM型存储器机改写信息功相RAM传统ROMRAM定义划分已失意义种全新存储器技术
闪速存储器特点：（1）固非易失性
（2）廉价高密度
（3）直接执行
（4）固态性

3（1）水型微指令行操作力强效率高灵活性强垂直型微指令较差
（2）水型微指令执行条指令时间短垂直型微指令执行时间长
（3）水型微指令解释指令微程序具微指令字较长微程序短特点垂直型微指令正相反
（4）水型微指令户难掌握垂直型微指令指令较相似相说较容易掌握
4 解：
（1） CPU部设置中断屏蔽触发器必须开放
（2） 外设中断请求时中断请求触发器必须处1状态保持中断请求信号
（3） 外设（接口）中断允许触发器必须1样外设中断请求送CPU
（4） 述三条件具备时CPU现行指令结束状态周期响应中断


四． 应题
1 解：[X]补 01011 [X2]补 001011 [X4]补 0001011 [－X]补 10101
[Y] 补 11011 [Y2]补 111011 [Y4]补 1111011 [－Y]补 00101
2 解：（1）定点原码整数表示时
正数：（2151）10 （32767）10
负数：（2151）10（32767）10
（2）定点原码数表示时
正数：（1215）10
负数：（1215）10
3 证： [x]补+[y]补[x+y]补
令x y 代入 [y]补+[y]补[y+y]补 [0]补 0
[y]补[y]补

4 解：（1）芯片1K×4位片址线10位（A9A0 ）数线4位芯片总数
16K×16（1K×4）64片

（2）存储器容量16K址线总数14位（A13─A0）中A13A12A11A10通 4：16译码器产生片选信号CS0─CS15


A9─A0
CS15
4位 CS1 CS0 4位
1K×4
1K×4





4位 4位

CS0 CS1 CS15 D15—D0
……
4：16 译码器



A13 A12 A11 A10
图C82
5 解：中断接口中四标志触发器：
（1） 准备绪标志（RD）：旦设备做次数接受发送便发出设备动作完毕信号RD标志置1中断方式中该标志作中断源触发器简称中断触发器
（2） 允许中断触发器（EI）：程序指令置位EI1时某设备CPU发出中断请求EI0时CPU发出中断请求意味着某中断源中断请求禁止设置EI标志目通软件控制否允许某设备发出中断请求
（3） 中断请求触发器（IR）：暂存中断请求线设备发出中断请求信号IR标志1时表示设备发出中断请求
（4） 中断屏蔽触发器（IM）：CPU否受理中断批准中断标志IM标志0时CPU受理外界中断请求反IM标志1时CPU受理外界中断

6 解：（1）a数缓寄存器DRb指令寄存器IRc存址寄存器AR
d程序计数器PC
（2）PC→AR→存→缓寄存器DR → 指令寄存器IR → 操作控制器
（3）存储器读：M → DR → ALU → AC 存储器写：AC → DR → M
7 解：DMA直接存访问方式种完全硬件执行IO交换工作方式DMA控制器CPU完全接总线控制数交换CPU直接存IO设备间进行
8 解：扇区总数 60 × 60 × 75 270000
模式1存放计算机程序数存储容量
270000 × 2048 1024 1024 527MB























计算机组成原理试题（四）
（1） 选择题（空1分20分）
1． 关数加分类统计分析取利价值信息称______
A 数值计算 B 辅助设计 C 数处理 D 实时控制
2． 目前计算机原理讲______
（1） 指令二进制形式存放数十进制形式存放
（2） 指令十进制形式存放数二进制形式存放
（3） 指令数二进制形式存放
（4） 指令数十进制形式存放
3 根国标规定汉字计算机占______存储
A字节 B二字节 C三字节 D四字节
4 列数中数______
A（101001）2 B（52）8 C（2B）16 D（44）10
5 存储器计算机系统记忆设备______
A存放程序 B存放软件 C存放微程序 D存放程序数
6 设X —01011[X]补______
A11011 B10100 C10101 D11001
7 列数中数______
A（10010101）2 B（227）8 C（96）16 D（143）10
8 计算机问世新型机器断推陈出新样更新然保存储程序概念早提出种概念______
A巴贝奇 B冯 诺曼 C帕斯卡 D贝尔
9 CPU中踪继指令指寄存器______
A指令寄存器 B程序计数器 C址寄存器 D状态条件寄存器
10 Pentium3种______
A64位处理器 B16位处理器 C准16位处理器 D32位处理器
11 三种集中式总线控制中______方式电路障敏感
A链式查询 B计数器定时查询 C独立请求
12 外存储器存储器相外存储器______
A速度快容量成高 B速度慢容量成低
C速度快容量成高 D速度慢容量成高
13 256K×8存储器址线数线总______
A16 B18 C26 D20
14 堆栈寻址方式中设A累加器SP堆栈指示器MSPSP指示栈顶单元果进栈操作动作序（A）→MSP(SP)1→SP出栈操作动作序应______
A(MSP)→A(SP)+1→SP B(SP)+1→SP(MSP)→A
C(SP1)→SP(MSP)→A D(MSP)→A （SP）1→SP
15 采______设备进行编址情况需专门IO指令组
A统编址法 B单独编址法 C两者 D两者
16 面关中断叙述______正确
A 旦中断请求出现CPU立停止前指令执行转受理中断请求
B CPU响应中断时暂停运行前程序动转移中断服务程序
C 中断方式般适机出现服务
D 保证中断服务程序执行完毕正确返回中断断点继续执行程序必须进行现场保存操作
17面叙述中______正确
A总线定接口相连 B接口定总线相连
C通道代接口 D总线始终CPU控制理
18述指令中I间接寻址______指令包含CPU周期数
ACLA BADD 30 CSTA I 31 DJMP 21
19设寄存器位数8位机器数采补码形式（含位符号位）应十进制数27
寄存器______
A27H B9BH CE5H D5AH
20某存储器芯片存储容量8K×12位址线____
A11 B12 C13 D14
二 填空题（空1分20分）
1 计算机软件般分两类：类A______类B______操作系统属 C______ 类
2 位十进制数BCD码表示需A______位二进制码 ASCII码表示需B______位二进制码
3 存储器容量通常KB表示中KA______硬盘容量通常GB表示中GB______
4 RISC中文含义A______CISC中文含义B______
5 存储器性指标存储容量A______B______C______
6 存储器芯片容量限需A______B______两方面进行扩充满足实际需求
7 指令寻址基方式两种A______方式B______方式
8 存储器CPU连接时完成A______连接B______连接C______连接方正常工作
9 操作控制器功根指令操作码A______产生种操作控制信号完成B______执行指令控制
三 简答题（题5分20分）
1 指令数均存放存中计算机时间空间区分指令数
2 什指令周期？什机器周期？什时钟周期？三者间关系？
3 简描述外设进行DMA操作程DMA方式优点
4 寄存器—寄存器型寄存器—存储器型存储器—存储器型三类指令中类指令执行时间长？类指令执行时间短？什？
（1） 应题（题5分40分）
1 求十进制数113原码表示反码表示补码表示移码表示（8位二进制表示设高位符号位真值7位）
2 某机指令格式图示：
OP
X
D
15 10 9 8 7 0
图中X寻址特征位X0时变址X1时变址寄存器X1进行变址X2时变址寄存器X2进行变址X3时相寻址设（PC）1234H（X1）0037H
(X2)1122H请确定列指令效址（均十六进制表示H表示十六进制）
(1)4420H (2)2244H (3)1322H (4)3521H (5)6723H
3 十进制数354 转换成二进制数八进制数十六进制数BCD数
4 浮点数格式：1位阶符6位阶码1位数符8位尾数请写出浮点数表示范围（考虑正数值）
5 现64K×2位存储器芯片欲设计具样存储容量存储器应安排址线数线引脚数目两者说明种解答
6 异步通信方式传送ASCII码数位8位奇校验1位停止位1位计算波特率4800时字符传送速率少？数位时间长度少？数位传送速率少？
7 已知某8位机存采半导体存储器址码18位采4K×4位SRAM芯片组成该机允许存空间选模块条形式问：
（1） 模块条32K×8位需模块条？
（2） 模块条少片RAM芯片
（3） 存需少RAM芯片？CPU需根址线选择模块？种译码器？
8 画出中断处理程流程图


计算机组成原理试题（四）答案
选择题：
1C 2C 3B 4A 5D 6C 7B
8B 9B 10A 11A 12B 13C 14B
15A 16A 17B 18C 19C 20C
二 填空题：
1 A系统软件 B应软件 C系统软件
2 A4 B7
3 A210 B230
4A精简指令系统计算机 B复杂指令系统计算机
5A存取时间 B存储周期 C存储器带宽
6A字 B位
7A序寻址方式 B跳跃寻址方式
8A址线 B数线 C控制线
9A时序信号 B取指令
三 简答题：
1 时间讲取指令事件发生取指周期取数事件发生执行周期空间讲存读出指令流流控制器（指令寄存器）存读出数流流运算器（通寄存器）
2 指令周期完成条指令需时间包括取指令分析指令执行指令需全部时间机器周期称CPU周期指确定指令执行程中化基准时间通常等取指时间（访存时间）时钟周期时钟频率倒数称节拍脉T周期处理操作基单位指令周期干机器周期组成机器周期干时钟周期组成
3 (1)外设发出DMA请求
（2）CPU响应请求DMA控制器CPU接总线控制
（3）DMA控制器执行数传送操作
（4）CPU报告DMA操作结束
优点数数速度快
4 寄存器寄存器型执行速度快存储器存储器型执行速度慢前者操作数寄存器中者操作数存储器中访问次存储器需时间般访问次寄存器需时间长
四 应题
1 原码 11110001
反码 10001110
补码 10001111
移码 00001111
2（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H
3（1）（354 ）10（162A）16
（2）（354 ）10（1011000101010）2
（3）（354 ）10（5425）8
（4）（354 ）10（001101010100011000100101）BCD
4 值2111111×000000001
值2111111×011111111
5 设址线x根数线y根
2x·y64K×2
y1 x17
y2 x16
y4 x15
y8 x14
数线12时引脚18
2种解答
6 字符格式包含十位字符传送速率
4800波特10480字符秒
数位时间长度T148000208ms
数位传送速率8×4803840位秒
7 (218×8）（32k×8）8需8模块
(32k×8）（4k×4）16需16片芯片
需8×16128片芯片
选择模块需38译码器
3根址线选择模条
8．中断处理程流程图图C21示

取指令
执行指令






否
中断


响应中断


关中断中断屏蔽置位
中
断
转移中断服务子程序
周
期




保存CPU现场

中
设备服务
断
服
恢复CPU现场
务
子
程
开中断中断屏蔽复位
序


图C21














计算机组成原理试题（五）
选择题 （题选出合适答案题2分20分）
1十进制数3725相应二进制数（ ）
（A）10011001 （B）11010101 （C） 1001011 （D）10010101
2[x]反11011x
（A）00101 （B）00100 （C）01011 （D）01011
3某机器字长16位含位数符补码表示定点数表示正数（ ）
（A）215 （B）216 （C）21 （D）1215
4采双符号位补码运算运算结果符号位10（）
（A）产生负溢出（溢） （B）产生正溢出（溢）
（C）运算结果正确负数 （D）运算结果正确正数
5较法进行补码位法时相邻两位数yiyi+101时完成操作（ ）
（A） （B）原部分积+[X]补 右移位
（C）原部分积+[X]补 右移位 （D）原部分积+[Y]补 右移位
6堆栈指针SP容（ ）
（A）栈顶址 （B）栈底址 （C）栈顶容 （D）栈底容
7寄存器间接寻址方式中操作数（ ）
（A）存储器中读出 （B）寄存器中读出
（C）磁盘中读出 （D）CPU中读出
8微程序控制器中条机器指令功通常（ ）
（A）条微指令实现 （B）段微程序实现
（C）指令码实现 （D）条件码实现
9串行传输时传输数（ ）
（A） 发送设备接受设备中进行串行行变换
（B） 发送设备接受设备中进行行串行变换
（C） 发送设备进行串行行变换接受设备中进行行串行变换
（D） 发送设备进行行串行变换接受设备中进行串行行变换
10系统总线指（ ）
（A） 运算器控制器寄存器间信息传送线
（B） 运算器寄存器存间信息传送线
（C） 运算器寄存器外围设备间信息传送线
（D） CPU存外围设备间信息传送线

二名词解释（题4分20分）
1． 全相联映
2． 指令系统
3． 指令周期CPU周期
4． 量中断
5． 微指令

三改错题（列题表述中均错误请改正题3分12分）
1中央处理器中运算器控制器发出命令进行运算操作
2单处理机总线中相CPU言址线数线般双信号线
3重中断方式指CPU时处理中断请求
4半互锁异步通信方式中请求信号撤消取决回答信号请求信号撤消导致回答信号撤消

四简答题（题5分15分）
1某机指令字长12位址段3位试提出种字段分配方案该机指令系统6条三址指令8条二址指令
2分NRZ1PEFE制记录方式记录数序列11001画出写电流波形
3简述通道控制方式DMA方式异
五计算题（10分）
补码加减交位法进行6÷2运算求写出运算程运算结果

六设计题（第题12分第二题11分23分）
1 CPU结构图示中累加寄存器AC状态条件寄存器4寄存器部件间连线表示数通路箭头表示信息传送方
（1） 标明4寄存器名称
（2） 简述指令存取出送控制器数通路
（3） 简述数运算器存间进行存取访问数通路













2 2KÍ4位片RAM存储器芯片设计8KB存储器设CPU址总线A12~A0（低）数总线D7~D0（低） 线控制读写
（1） 该存储器需少片2KÍ4位片存储器芯片
（2） 请设计画出该存储器逻辑图










































计算机组成原理试题（五）答案
选择题 （题选出合适答案题2分20分）
1D 2B 3A 4A 5B 6A 7B 8B 9D 10D
二名词解释（题4分20分）
1． 全相联映：存中块均映装入Cache中块位置
2． 指令系统：指台计算机指令集合
3． 指令周期：指取指令分析取数执行完该指令需全部时间
CPU周期：机器周期通常指令周期划分干机器周期机器周期完成基操作
4． 量中断：指中断服务程序入口址中断事件提供中断
5． 微指令：指控制存储器中单元容控制字干微命令集合

三改错题（列题表述中均错误请改正题3分12分）
1中央处理器中运算器控制器发出命令进行运算操作
改：中央处理器中控制器运算器发出命令进行运算操作

2单处理机总线中相CPU言址线数线般双信号线
改：单处理机总线中相CPU言址线单信号数线般双信号线

3重中断方式指CPU时处理中断请求
改：重中断指具中断嵌套功CPU响应较低级中断请求时果更高级中断请求CPU转响应更高级中断请求

4半互锁异步通信方式中请求信号撤消取决回答信号请求信号撤消导致回答信号撤消
改：半互锁异步通信方式中请求信号撤消取决回答信号回答信号撤消设备决定
四简答题（题5分15分）

1． 000 XXX YYY ZZZ

101 XXX YYY ZZZ
110 000 YYY ZZZ

110 111 YYY ZZZ
2．





3．相点：需CPU干预实现外设存间数交换（2分）
点：1）DMA控制器通专门设计硬件控制逻辑实现数传递控制通道具指令程序特殊功处理器2）DMA仅控制台台类设备通道控制台类类设备


五计算题（10分）
解题领：首先转化 然进行列算式计算没转化会列算式结果正确7分




六设计题（第题12分第二题11分23分）
1 （1）aMDRbIRcMARdPC
(2) 取指令数通路：PC→MAR→MM→MDR→IR
(3) 数存取出数通路（设数址X）X→MAR→MM→MDR→ALU→AC
数存入存数通路（设数址Y）Y →MARAC→MDR→MM


2 题4分12分
（1）需8片（5分）
（2）逻辑图（6分）

















计算机组成原理试题二
选择题（20分题1分）
1．CPU响应中断时间_ C _____
A．中断源提出请求　　B．取指周期结束　C．执行周期结束D．间址周期结束
2．列说法中___c___正确
A．加法指令执行周期定访存B．加法指令执行周期定访存
C．指令址码出存储器址加法指令执行周期定访存
D．指令址码出存储器址加法指令执行周期定访存
3．垂直型微指令特点___c___
A．微指令格式垂直表示　B．控制信号编码产生
C．采微操作码　　　　D．采微指令码
4．基址寻址方式中操作数效址___A___
A．基址寄存器容加形式址（位移量） B．程序计数器容加形式址
C．变址寄存器容加形式址　　　　　　D．寄存器容加形式址
5．常虚拟存储器寻址系统____A__两级存储器组成
A．存－辅存B．Cache－存C．Cache－辅存D．存—硬盘
6．DMA访问存时CPU处等状态等DMA批数访问结束CPU恢复工作种情况称作__A____
A．停止CPU访问存B．周期挪C．DMACPU交访问D．DMA
7．运算器中包含___D___
A．状态寄存器　B．数总线　C．ALU　D．址寄存器
8．计算机操作单位时间__A____
A．时钟周期　　B．指令周期　C．CPU周期D．中断周期
9．指定执行指令址_C_____
A．指令寄存器　B．数计数器C．程序计数器pc D．累加器
10．列描述中____B__正确
A．控制器理解解释执行指令存储结果
B．台计算机包括输入输出控制存储算逻运算五单元
C．数运算CPU控制器中完成
D．答案正确
11．总线通信中步控制__B____
A．适合CPU控制方式　　B．统时序控制方式
C．适合外围设备控制方式　D．适合存
12．16K×32位存储器址线数线总B______14+3246
A．48　　B．46　　　C．36　　　　D．32
13．某计算机字长16位存储容量1MB字编址寻址范围A______1mb2b1024kb2b512k
A．512K　B．1M　　　C．512KB　　D．1MB
14．__B____错误（输入输出 4）
A．中断服务程序操作系统模块　 B．中断量中断服务程序入口址
C．中断量法提高识中断源速度
D．软件查询法硬件法找中断服务程序入口址
15．浮点数表示范围精度取决__C____
A．阶码位数尾数机器数形式B．阶码机器数形式尾数位数
C．阶码位数尾数位数　　　D．阶码机器数形式尾数机器数形式
16．响应中断请求条件__B____
A．外设提出中断　B．外设工作完成系统允许时
C．外设工作完成中断标记触发器1时D．CPU提出中断
17．叙述中___B___错误
A．取指令操作控制器固功需操作码控制完成
B．指令取指令操作相
C．指令长度相情况指令取指操作相
D．条指令包含取指分析执行三阶段
18．列叙述中__A____错误
A．采微程序控制器处理器称微处理器cpu
B．微指令编码中编码效率低直接编码方式
C．种微址形成方式中增量计数器法需序控制字段较短
D．CMAR控制器中存储址寄存器
19．中断量提供___C___
A．选中设备址 B．传送数起始址
C．中断服务程序入口址D．程序断点址
20．中断周期中允许中断触发器置0操作A______完成
A．硬件　B．关中断指令　C．开中断指令　D．软件
二填空题（20分空1分）
1．DMA方式中CPUDMA控制器通常采三种方法分时存
停止 CPU访问周期挪DMACPU交访问存
2．设 n 8 （包括符号位）原码位需做 8 次移位 8 次加法补码Booth算法需做 8 次移位 9 次加法
3．设浮点数阶码8位（含1位阶符）尾数24位（含1位数符）32位二进制补码浮点规格化数应十进制真值范围：正数2127(12－23)正数2－129负数2－128(2－12－23)负数2127
4．总线传输周期包括 a ．申请分配阶段 B．寻址阶段 C．传输阶D．结束阶段
5．CPU采步控制方式时控制器 机器周 节拍 组成极时序系统
6．组合逻辑控制器中微操作控制信号 指令操作码 时序
．状态条件 决定
三名词解释（10分题2分）
1．机器周期 2．周期挪 3．双重分组跳跃进位 4．水型微指令 5．超标量
四计算题（5分）
已知：A B 求：[A+B]补
五简答题（15分）
1．某机存容量4M×16位存储字长等指令字长该机指令系统具备97种操作操作码位数固定具直接间接立相基址五种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
2．控制器中常采控制方式特点？
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L4L2L3L0L1写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4
1 1 0 0 0
0 1 0 0 0
1 1 1 1 0
1 1 o 1 0
1 1 1 1 1
六问答题（20分）
（1）画出机框图（求画寄存器级）
（2）存储器容量64K×32位指出图中寄存器位数
（3）写出组合逻辑控制器完成 STA X （X存址）指令发出全部微操作命令节拍安排
（4）采微程序控制需增加微操作？
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列存储芯片：1K×4位RAM4K×8位RAM2K×8位ROM74138译码器种门电路图示画出CPU存储器连接图求：
（1）存址空间分配：8000H～87FFH系统程序区8800H～8BFFH户程序区
（2）合理选述存储芯片说明选片？
（3）详细画出存储芯片片选逻辑

计算机组成原理试题三
选择题（20分题1分）
1．冯·诺伊曼机工作方式基特点___B___
A．指令流单数流B．址访问序执行指令
C．堆栈操作 D．存储器容选择址
2．程序控制类指令功___C___
A．进行存CPU间数传送 B．进行CPU设备间数传送
C．改变程序执行序 D．定动加+1
3．水型微指令特点__A____
A．次完成操作 B．微指令操作控制字段进行编码
C．微指令格式简短 D．微指令格式较长
4．存储字长指____B__
A．存放存储单元中二进制代码组合B．存放存储单元中二进制代码位数
C．存储单元数 D．机器指令位数

5．CPU通__B___启动通道
A．执行通道命令B．执行IO指令C．发出中断请求D．程序查询
6．关数加分类统计分析属计算机___C___方面应
A．数值计算B．辅助设计C．数处理D．实时控制
7．总线中址线作_C_____
A．选择存储器单元 B．设备机提供址
C．选择指定存储器单元IO设备接口电路址D．传送址传送数
8．总线异步通信方式_A___
A．采时钟信号采握手信号 B．采时钟信号采握手信号
C．采时钟信号采握手信号D．采时钟信号采握手信号
9．存储周期指___C___
A．存储器写入时间 B．存储器进行连续写操作允许短间隔时间
C．存储器进行连续读写操作允许短间隔时间 D．指令执行时间
10．程序执行程中Cache存址映射__C__
A．操作系统理B．程序员调度C．硬件动完成D．户软件完成
11．叙述___C_正确
A．外部设备旦发出中断请求便立CPU响应
B．外部设备旦发出中断请求CPU应立响应
C．中断方式般处理机出现服务请求D．程序查询键盘中断
12．加法器采先行进位目____C__
A．优化加法器结构B．节省器材C．加速传递进位信号D．增强加法器结构
13．变址寻址方式中操作数效址__C____
A．基址寄存器容加形式址（位移量） B．程序计数器容加形式址
C．变址寄存器容加形式址 D．寄存器容加形式址
14．指令寄存器位数取决__B__
A．存储器容量 B．指令字长 C．机器字长 D．存储字长
15．控制器控制方式中机器周期时钟周期数相属A____
A．步控制B．异步控制C．联合控制D．工控制
16．列叙述中___B___正确
A．控制器产生控制信号称微指令B．微程序控制器硬连线控制器更加灵活
C．微处理器程序称微程序D．指令微指令
17．CPU中译码器___B___
A．址译码B．指令译码C．选择路数ALUD．数译码
18．直接寻址条件转移指令功指令中址码送入__A____
A．PC B．址寄存器C．累加器D．ALU
19．DMA方式接口电路中程序中断部件作___C_
A．实现数传送B．CPU提出总线权C．CPU提出传输结束D．发中断请求
20．列器件中存取速度快 C
A．CacheB．存C．寄存器D．辅存
二填空题（20分题1分）
1．完成条指令般分 A 周期 B 周期前者完成 C 操作者完成 D 操作
2．设指令字长等存储字长均24位某指令系统完成108种操作操作码长度固定具直接间接（次间址）变址基址相立等寻址方式保证范围直接寻址前提指令字中操作码占 A 位寻址特征位占 B 位直接寻址范围 C 次间址范围 D
3．微指令格式分 A 型 B 型两类中 C 型微指令较长微程序结构换取较短微指令结构
4．写操作时Cache存单元时修改方法称作 A 次暂时写入Cache直换时写入存方法称作 B
5．IO机交换信息方式中 程序查询方式 中断方式 需通程序实现数传送中 C 体现CPU设备串行工作
6．数定点机中采1位符号位寄存器容10000000分表示原码补码反码时应真值分 A B C （均十进制表示）
三名词解释（10分题2分）
1．时钟周期 2．量址 3．系统总线 4．机器指令 5．超流水线
四计算题（5分）
设机器数字长8位（含位符号位）A +15B +24求 [AB]补原成真值
五简答题（15分）
1．指出零表示唯形式机器数写出二进制代码（机器数字长定）（2分）
2．采高速芯片外分指出存储器运算器控制器IO系统采什方法提高机器速度举例简说明（4分）
3．总线通信控制种方式简说明特点（4分）
4．IO设备中断处理程例说明次程序中断全程（5分）
六问答题（20分）
1．已知带返转指令含义图示写出机器完成带返转指令时取指阶段执行阶段需全部微操作命令节拍安排果采微程序控制需增加微操作命令？（8分）

3．（6分）设某机四中断源ABCD硬件排队优先次序A > B > C > D现求中断处理次序改D > A > C > B
（1）写出中断源应屏蔽字
（2）图时间轴出四中断源请求时刻画出CPU执行程序轨迹设中断源中断服务程序时间均20ms
B
D
A
C
40
50
60
70
80
90
30
20
5
15
10
t (ms)
程序





2．（6分）条双字长取数指令（LDA）存存储器100101单元中第字操作码寻址特征M第二字形式址假设PC前值100变址寄存器XR容100基址寄存器容200存储器单元容图示写出列寻址方式中取数指令执行结束累加器AC容
LDA
M
300

┇

800
┇

700
400
500
┇

200
┇

600
800
500
402
401
400
300
寻址方式 AC容

（1） 直接寻址


（2） 立寻址


（3） 间接寻址


（4） 相寻址


（5） 变址寻址


（6） 基址寻址
102
101
100


七设计题（10分）
设CPU16根址线8根数线（低电效）作访存控制信号作读写命令信号（高电读低电写）现列存储芯片：
ROM（2K´8位4K´4位8K´8位）
RAM（1K´4位2K´8位4K´8位）
74138译码器门电路（门电路定）
试述规格中选合适芯片画出CPU存储芯片连接图求：
（1）4K址系统程序区4096~16383址范围户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

计算机组成原理试题四
选择题（20分题1分）
1．直接间接立三种寻址方式指令执行速度快慢排序___C___
A．直接立间接 B．直接间接立
C．立直接间接 D．立间接直接
2．存放欲执行指令寄存器___D___
A．MAR B．PC C．MDR D．IR
3．独立请求方式N设备____B__
A．总线请求信号总线响应信号B．N总线请求信号N总线响应信号
C．总线请求信号N总线响应信号D．N总线请求信号总线响应信号
4．述说法中__C____正确
A．半导体RAM信息读写断电保持记忆
B．半导体RAM易失性RAM静态RAM中存储信息易失
C．半导体RAM易失性RAM静态RAM电源掉时存信息易失
5．DMA访问存时CPU发出请求获总线权时进行访存种情况称作_B___
A．停止CPU访问存B．周期挪C．DMACPU交访问D．DMA
6．计算机中表示址时采__D___
A．原码B．补码C．反码D．符号数
7．采变址寻址扩寻址范围__C____
A．变址寄存器容户确定程序执行程中变
B．变址寄存器容操作系统确定程序执行程中变
C．变址寄存器容户确定程序执行程中变
D．变址寄存器容操作系统确定程序执行程中变
8．编译程序条指令组合成条指令种技术称做__C____
A．超标量技术B．超流水线技术C．超长指令字技术D．超字长
9．计算机执行法指令时操作较复杂需更时间通常采__C____控制方式
A．延长机器周期节拍数B．异步C．中央局部控制相结合D．步
10．微程序放_B___中
A．存储器控制器B．控制存储器C．存储器D．Cache
11．CPU寄存器中B_____户完全透明
A．程序计数器 B．指令寄存器 C．状态寄存器D．通寄存器
12．运算器许部件组成核心部分__B____
A．数总线 B．算术逻辑运算单元 C．累加寄存器 D．路开关
13．DMA接口__B___
A．存存间数交换B．中断机制
C．中断机制处理异常情况D．中断机制
14．CPU响应中断时间___C___
A．中断源提出请求B．取指周期结束C．执行周期结束D．间址周期结束
15．直接寻址条件转移指令功指令中址码送入_A_____
A．PCB．址寄存器C．累加器D．ALU
16．三种集中式总线控制中___A__方式电路障敏感
A．链式查询B．计数器定时查询C．独立请求D．
17．16K×32位存储器址线数线总__B____
A．48B．46C．36D．32．
18．叙述中错误___B___
A．指令周期第操作取指令B．进行取指令操作控制器需相应指令
C．取指令操作控制器动进行D．指令第字节含操作码
19．存CPU间增加高速缓存储器目___A___
A．解决CPU存间速度匹配问题B．扩存容量
C．扩存容量提高存取速度D．扩辅存容量
20．叙述__A___错误
A．更高级中断请求定中断中断处理程序执行
B．DMACPU必须分时总线
C．DMA数传送需CPU控制 D．DMA中中断机制
二填空（20分空1分）
1．设24位长浮点数中阶符1位阶码5位数符1位尾数17位阶码尾数均补码表示尾数采规格化形式表示正数真值 A 非零正数真值 B 绝值负数真值 C 绝值负数真值 D （均十进制表示）
2．变址寻址基址寻址区：基址寻址中基址寄存器提供 A 指令提供 B 变址寻址中变址寄存器提供 C 指令提供 D
3．影响流水线性素反映 A B 两方面
4．运算器技术指标般 A B 表示
5． 缓存设 A B 间种存储器速度 C 匹配容量 D 关
6．CPU响应中断时保护现场包括 A B 保护前者通
C 实现者通 D 实现
三名词解释(10分题2分)
1．微程序控制 2．存储器带宽 3．RISC 4．中断隐指令功 5．机器字长
四计算题（5分）
已知：两浮点数x 01101×210y 01011×201 求：x + y
五简答题（20分）
1．完整总线传输周期包括阶段？简叙述阶段工作（4分）
2．采高速芯片外计算机子系统角度分析指出6种（含6种）提高整机速度措施（6分）
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L3L2L4L0L1写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4

4．某机存容量4M×16位存储字长等指令字长该机指令系统具备120种操作操作码位数固定具直接间接立相四种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
六问答题（15分）
1．假设CPU中断周期堆栈保存程序断点进栈时指针减1出栈时指针加1分写出组合逻辑控制微程序控制完成中断返回指令时取指阶段执行阶段需全部微操作命令节拍安排（8分）
2．画出DMA方式接口电路基组成框图说明工作程（输入设备例）（7分）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列存储芯片：1K×4位RAM4K×8位RAM8K×8位RAM2K×8位ROM4K×8位ROM8K×8位ROM74LS138译码器种门电路图示画出CPU存储器连接图求
（1）存址空间分配：
6000H～67FFH系统程序区
6800H～6BFFH户程序区
（2）合理选述存储芯片说明选片？
（3）详细画出存储芯片片选逻辑图
计算机组成原理试题五
选择题（20分题1分）
1．条指令中包含信息 C
A．操作码控制码 B．操作码量址 C．操作码址码
2．种异步通信方式中___C___速度快
A．全互锁 B．半互锁 C．互锁
3．512KB存储器址线数线总_C__
A．17B．19C．27
4．列素中Cache命中率关　　C　）
A．Cache块B．Cache容量C．存存取时间
5．计数器定时查询方式计数0开始__A____
A．设备号优先级高B．设备总线机会相等C．设备号优先级高
6．Cache址映象中存中块均映射Cache块位置称作　　B　
A．直接映象B．全相联映象C．组相联映象
7．中断服务程序条指令__C____
A．转移指令 B．出栈指令 C．中断返回指令
8．微指令操作控制字段位代表控制信号种微程序控制（编码）方式__B____
A．字段直接编码 B．直接编码 C．混合编码
9．取指令操作程序计数器中存放__C____
A．前指令址 B．程序中指令数量 C．条指令址
10．叙述中__A____正确
A．RISC机定采流水技术B．采流水技术机器定RISC机
C．CISC机定采流水技术
11．址格式指令中列 B 正确
A．仅操作数址指令址码提供B．操作数两操作数
C．定两操作数隐含
12．浮点机中判断原码规格化形式原___B___
A．尾数符号位第数位 B．尾数第数位1数符意
C．尾数符号位第数位相 D．阶符数符
13．IO采统编址时进行输入输出操作指令___C__
A．控制指令 B．访存指令 C．输入输出指令
14．设机器字长64位存储容量128MB字编址寻址范围　B　　
A．16MBB．16MC．32M
15． B 寻址便处理数组问题
A．间接寻址 B．变址寻址 C．相寻址
16．超标量技术___B___
A．缩短原流水线处理器周期B．时钟周期时发条指令
C．条行操作指令组合成条具操作码字段指令


17．叙述中__B____错误
A．取指令操作控制器固功需操作码控制完成
B．指令取指令操作相
C．指令长度相情况指令取指操作相
18．IO机交换信息方式中中断方式特点__B__
A．CPU设备串行工作传送程序串行工作
B．CPU设备行工作传送程序串行工作
C．CPU设备行工作传送程序行工作
19．设寄存器容11111111等 +127___D___
A．原码 B．补码 C．反码 D．移码
20．设机器数采补码形式（含l位符号位）寄存器容9BH应十进制数_C_____
A．27 B．97 C．101 D．155
二填空题（20分空1分）
1．DMA数块传送分 A B C 阶段
2．设 n 16 （包括符号位）机器完成次加移位需100ns原码位需 A ns补码Booth算法需 B ns
3．设相寻址转移指令占2字节第字节操作码第二字节位移量（补码表示）CPU存储器取出字节时动完成（pc）+ 1→ pc设前指令址3008H求转移300FH该转移指令第二字节容应 A 前指令址300FH求转移3004H该转移指令第二字节容 B
4．设浮点数阶码8位（含1位阶符）移码表示尾数24位（含1位数符）补码规格化表示应正数机器数形式 A 真值 B （十进制表示）应绝值负数机器数形式 C 真值 D （十进制表示）
5．IO编址方式分 A B 两类前者需独立IO指令者通 C 指令设备交换信息
6．动态RAM A 原理存储信息般 B 时间必须刷新次刷新 C 址关该址 D 出
7．微程序控制器中条机器指令应 A 某机35条机器指令通常应 B
三解释列概念（10分题2分）
1．CMAR 2．总线 3．指令流水 4．单重分组跳跃进位 5．寻址方式
四计算题（6分）
设某机频8MHz机器周期均含2时钟周期条指令均25机器周期试问该机均指令执行速度少MIPS？机器频变机器周期均含4时钟周期条指令均5机器周期该机均指令执行速度少MIPS？
五简答题（20分）
1．CPU包括工作周期？工作周期作什（4分）
2．什指令周期机器周期时钟周期？三者关系（6分）
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L3L2L4L1L0写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4

4．某机存容量4M×16位存储字长等指令字长该机指令系统具备56种操作操作码位数固定具直接间接立相变址五种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
六问答题（15分）
1．序写出完成条加法指令ADD α(α存址)两种控制器发出微操作命令节拍安排（8分）
2．假设磁盘采DMA方式机交换信息传输速率2MBsDMA预处理需1000时钟周期DMA完成传送处理中断需500时钟周期果均传输数长度4KB试问硬盘工作时50MHz处理器需少时间率进行DMA辅助操作（预处理处理）（7分）（输入输出 4）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示
画出CPU存储器连接图求：
（1）存储芯片址空间分配：0～2047系统程序区2048～8191户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑


计算机组成原理试题六
选择题（5分题1分）
1．设寄存器容80H应真值 – 127该机器数
A．原码 B．补码 C．反码 D．移码
2．列叙述中 正确
A．程序中断方式中中断请求DMA方式中没中断请求
B．程序中断方式DMA方式中实现数传送需中断请求
C．程序中断方式DMA方式中中断请求目
D．DMA等指令周期结束时进行周期窃取
3．设机器数字长32位容量16MB存储器CPU半字寻址寻址范围
A．224 B．223 C．222 D．221
4．中断接口电路中量址通 B 送CPU
A．址线 B．数线 C．控制线 D．状态线
5．程序执行程中Cache存址映象 D
A．程序员调度 B．操作系统理 C．程序员操作系统协调完成
D．硬件动完成
6．总线复方式______
A．提高总线传输带宽B．增加总线功C．减少总线中信号线数量D．提高CUP利率
7．列说法中正确　　　
A．Cache存统编址Cache址空间存址空间部分
B．存储器易失性机读写存储器构成
C．单体字存储器解决访存速度问题
D．Cache存统编址Cache址空间存址空间部分
8．采增量计数器法微指令中条微指令址______
A．前微指令中B．微指令址计数器中C．程序计数器D．CPU中
9．CPU部操作速度较快CPU访问次存储器时间较长机器周期通常______确定
A．指令周期B．存取周期C．间址周期D．执行周期
10．RISC机器______
A．定采流水技术 B．定采流水技术
C．CPU配备少通寄存器 D．CPU配备通寄存器
11．列寻址方式中 寻址方式需先计算访问存
A．立B．变址C．间接D．直接
12．浮点机中判断补码规格化形式原______
A．尾数第数位1数符意 B．尾数符号位第数位相
C．尾数符号位第数位 D．阶符数符
13．IO采统编址时进行输入输出操作指令______
A．控制指令 B．访存指令 C．输入输出指令 D．程序指令
14．设机器字长32位存储容量16MB双字编址寻址范围　　　
A．8MBB．2MC．4MD．16M
15． 寻址实现程序浮动提供较支持
A．间接寻址B．变址寻址C．相寻址D．直接寻址
16．超流水线技术______
A．缩短原流水线处理器周期 B．时钟周期时发条指令
C．条行操作指令组合成条具操作码字段指令 D．
17．叙述中错误______
A．指令周期第操作取指令B．进行取指令操作控制器需相应指令
C．取指令操作控制器动进行D．指令周期第操作取数
18．IO机交换信息方式中DMA方式特点______
A．CPU设备串行工作传送程序串行工作
B．CPU设备行工作传送程序串行工作
C．CPU设备行工作传送程序行工作
D．CPU设备串行工作传送程序行工作
19．9BH表示移码（含1位符号位）．应十进制数______
A．27 B．27 C．101 D．101
20．二址指令中 正确
A．指令址码字段存放定操作数 B．指令址码字段存放定操作数址
C．运算结果通常存放中址码提供址中
D．指令址码字段存放定操作码
二填空题（20分空1分）
1．32位字长浮点数中阶码8位（含1位阶符）基值2尾数24位（含1位数符）应正数 A 绝值 B 机器数采补码表示尾数规格化形式应正数 C 负数 D （均十进制表示）
2．CPU存取出条指令执行该指令时间 A 通常包含干 B 者包含干 C D
E 组成级时序系统
3．假设微指令操作控制字段18位采直接控制条微指令时启动 A 微操作命令采字段直接编码控制求条微指令时启动3微操作微指令操作控制字段应分 B 段字段微操作数相样微指令格式包含 C 微操作命令
4．8体低位交叉存储器假设存取周期TCPU隔 t（T 8t）时间启动存储体次存储器中取出16字需 A 存取周期
5．IO机交换信息控制方式中 A 方式CPU设备串行工作 B C 方式CPU设备行工作前者传送程序行者传送机串行
6．设n 16位（包括符号位）原码两位需做 A 次移位做
B 次加法补码Booth算法需做 C 次移位做 D 次加法
三名词解释（10分题2分）
1．步控制方式 2．周期窃取 3．双重分组跳跃进位 4．直接编码 5．硬件量法
四计算题（5分）
设x +y +试变形补码计算x + y
五简答题（15分）
1．某机存容量4M×32位存储字长等指令字长该机指令系统具备129种操作操作码位数固定具直接间接立相基址变址六种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
2．说机器频越快机器速度越快什？
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L3L2L4L1L0写出中断源屏蔽字（5分）

中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4


六问答题（20分）
（1）画出机框图（求画寄存器级）（2）存储器容量64K×32位指出图中寄存器位数（3）写出组合逻辑控制器完成 LDA X （X存址）指令发出全部微操作命令节拍安排（4）采微程序控制需增加微操作？
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示画出CPU存储器连接图求：

（1）存储芯片址空间分配：4K址空间系统程序区相邻4K址空间系统程序工作区系统程序工作区相邻24K户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

计算机组成原理试题七
选择题（5分题1分）
1．某机字长8位采补码形式（中1位符号位）机器数表示范围__C____
A．127 ～ 127 B．128 ～ +128 C．128 ～ +127 D．128 ～ +128
2．__C__计算机系统中外设存储器单元统编址IO指令
A．单总线B．双总线C．三总线D．三种总线
3．某计算机字长32位存储容量64KB．字编址寻址范围_B_____
A．16KB B．16K C．32K D．32KB
4．中断量提供__C____
A选中设备址B传送数起始址C中断服务程序入口址D程序断点址
5．Cache址映象中B　　　较采容寻址相联存储器实现
A．直接映象B．全相联映象C．组相联映象 D．
6．总线异步通信方式___A___
A．采时钟信号采握手信号B．采时钟信号采握手信号
C．采时钟信号采握手信号D．采时钟信号采握手信号
7．磁盘存储器中查找时间___A___
A．磁头移动找柱面需时间B．磁道找找扇区需时间
C．扇区中找找数需时间 D．
8．控制器控制信号中相容信号__C____信号
A．相互代B．相继出现C．时出现D．时出现
9．计算机操作单位时间__A____
A．时钟周期B．指令周期C．CPU周期D．执行周期
10．CPU包括___A___
A．址寄存器B．指令寄存器IRC．址译码器D．通寄存器
11． B 寻址便处理数组问题
A．间接寻址B．变址寻址C．相寻址D．立寻址
12．设寄存器容10000000等0__D____
A．原码 B．补码 C．反码 D．移码
13．8特组成字符少需10特传送____B__传送方式
A．步 B．异步 C．联 D．混合

14．设机器字长32位存储容量16MB双字编址寻址范围　　B　（存储器 4）
A．8MB B．2M C．4M D．16M
15． C 寻址实现程序浮动提供较支持
A．间接寻址 B．变址寻址 C．相寻址 D．直接寻址
16．超标量技术____B__
A．缩短原流水线处理器周期 B．时钟周期时发条指令
C．条行操作指令组合成条具操作码字段指令 D．
17．控制器控制方式中机器周期时钟周期数相属___A___
A．步控制 B．异步控制 C．联合控制 D．局部控制
18．IO机交换信息方式中中断方式特点__B____
A．CPU设备串行工作传送程序串行工作B．CPU设备行工作传送程序串行工作
C．CPU设备行工作传送程序行工作D．CPU设备串行工作传送程序行工作
19．定点运算发生溢出时应____C__
A．左规格化 B．右规格化 C．发出出错信息 D．舍入处理
20．址格式指令中列 B 正确
A．仅操作数址指令址码提供B．操作数两操作数
C．定两操作数隐含 D．指令址码字段存放定操作码
二填空题（20分空1分）
1．设浮点数阶码8位（含1位阶符）尾数24位（含1位数符）32位二进制补码浮点规格化数应十进制真值范围：正数 A 正数 B 负数 C 负数 D
2．总线复CPU中 A B 组总线必须采 C 控制方法先 D 信号 E 信号保存
3．微指令格式分 A 型 B 型两类中 C 型微指令较长微程序结构换取较短微指令结构
4．果Cache容量128块直接映象存中第i块映象缓存第 A 块
5．IOCPU间采串行传送行传送间联络方式（定时方
式）分 A B C 三种
6．设n 4位（包括符号位）原码两位需做 A 次移位做
B 次加法补码Booth算法需做 C 次移位做 D 次加法
三名词解释（10分题2分）
1．异步控制方式 2．量址 3．直接寻址 4．字段直接编码 5．重中断
四计算题（5分）
设浮点数字长32位欲表示±6万十进制数保证数精度条件阶符数符取1位外阶码尾数取位？样分配该浮点数溢出条件什？
五简答题（15分）
1．某机存容量4M×16位存储字长等指令字长该机指令系统具备85种操作操作码位数固定具直接间接立相基址变址六种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
2．程序查询方式程序中断方式程序实现外围设备输入输出
？（5分）
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L4L3L2L1L0写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4


六问答题（20分）
（1）画出机框图（求画寄存器级）
（2）存储器容量64K×32位指出图中寄存器位数
（3）写出组合逻辑控制器完成 ADD X （X存址）指令发出全部微操作命令节拍安排
（4）采微程序控制需增加微操作？
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列存储芯片：1K×4位RAM4K×8位RAM2K×8位ROM74138译码器种门电路图示画出CPU存储器连接图求：
（1）存址空间分配：A000H～A7FFH系统程序区A800H～AFFFH户程序区
（2）合理选述存储芯片说明选片写出片存储芯片二进制址范围
（3）详细画出存储芯片片选逻辑


计算机组成原理试题八
选择题（20分题1分）
1．指令系统中采寻址方式目__C___
A．降低指令译码难度 B．缩短指令字长扩寻址空间提高编程灵活性
C．实现程序控制 D．寻找操作数
2．计算机总线结构优点便实现积木化缺点__C____
A．址信息数信息控制信息时出现B．址信息数信息时出现
C．两种信息源代码总线中时传送 D．址信息数信息时出现
3．16K×32位存储器址线数线总_B__
A．48 B．46 C．36 D．38
4．列叙述中___A___正确
A．存RAMROM组成 B．存ROM组成
C．存RAM组成 D．存SRAM组成
5．三种集中式总线控制中C______方式响应时间快
A．链式查询 B．计数器定时查询 C．独立请求 D．
6．编程读存储器___A__
A．定改写B．定改写C．定改写D．
7．述__B___种情况会提出中断请求
A．产生存储周期窃取 B．键盘输入程中次键
C．两数相加结果零 D．结果溢出

8．列叙述中___A___错误
A．采微程序控制器处理器称微处理器
B．微指令编码中编码效率低直接编码方式
C．种微址形成方式中增量计数器法需序控制字段较短
D．错
9．直接寻址条件转移指令功指令中址码送入A______
A．PC B．址寄存器C．累加器D．ACC
10．响应中断请求条件__B____
A．外设提出中断 B．外设工作完成系统允许时
C．外设工作完成中断标记触发器1时 D．CPU提出中断
11．变址寻址基址寻址效址形成方式类似___C___
A．变址寄存器容程序执行程中变
B．程序执行程中变址寄存器基址寄存器容变
C．程序执行程中基址寄存器容变变址寄存器中容变
D．变址寄存器容程序执行程中变
12．原码加减交法中符号位单独处理参加操作数___C_
A．原码 B．绝值 C．绝值补码 D．补码
13．DMA方式____B_
A．然高速外围设备信息传送代中断方式
B．取代中断方式 C．CPU请求中断处理数传送 D．取代中断方式
14．设机器字长32位存储容量16MB双字编址寻址范围　B　　
A．8MB B．2M C．4M D．16M
15．设变址寄存器X形式址D某机具先间址变址寻址方式种寻址方式效址___B___
A．EA (X) +D B．EA (X) + (D) C．EA ((X) +D) D．EA X +D
16．程序计数器PC属B______
A．运算器 B．控制器 C．存储器 D．IO设备
17．计算机执行法指令时操作较复杂需更时间通常采___C___控制方式
A．延长机器周期节拍数B．异步C．中央局部控制相结合D．步
18．目前型微型计算机里普遍采字母字符编码_C____
A．BCD码B．十六进制代码C．ASCII码D．海明码
19．设寄存器容10000000等 0__A___
A．原码 B．补码 C．反码 D．移码
20．述关恢复余数法时需恢复余数说法中D__B____正确
A．次余数正时恢复次余数 B．次余数负时恢复次余数
C．次余数0时恢复次余数 D．时候恢复余数
二填空题（20分空1分）
1．IO机交换信息方式中 A B 需通程序实现数传送中
C 体现CPU设备串行工作
2．设 n 8 （包括符号位）机器完成次加移位需100ns原码位需 A ns补码Booth算法需 B ns
3．条隐含寻址算术运算指令指令字中明确出 A 中操作数通常隐含 B 中
4．设浮点数阶码4位（含1位阶符）移码表示尾数16位（含1位数符）补码规格化表示应正数机器数形式 A 真值 B （十进制表示）应绝值负数机器数形式 C 真值 D （十进制表示）
5．总线异步通信方式中通信双方通 A B C 三种类型联络
6．磁表面存储器记录方式总分 A B 两类前者特点 C 者特点 D
7．微程序控制器中条机器指令应 A 某机38条机器指令通常应 B
三解释列概念（10分题2分）
1．CMDR 2．总线判优 3．系统行性 4．进位链 5．间接寻址
四计算题（6分）
设机器A频8MHz机器周期含4时钟周期该机均指令执行速度04MIPS试求该机均指令周期机器周期指令周期包含机器周期？果机器B频12MHz机器周期含4时钟周期试问B机均指令执行速度少MIPS？
五简答题（20分）
1．说明微程序控制器中微指令址种形成方式（6分）
2．什计算机频频机器周期什关系？（4分）（CU 4）
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L3L2L0L4L1写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4


4．某机存容量4M×16位存储字长等指令字长该机指令系统具备65种操作操作码位数固定具直接间接立相变址五种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
六问答题（15分）
1．序写出完成条加法指令SUB α(α存址)两种控制器发出微操作命令节拍安排（8分）
2．假设磁盘采DMA方式机交换信息传输速率2MBsDMA预处理需1000时钟周期DMA完成传送处理中断需500时钟周期果均传输数长度4KB试问硬盘工作时50MHz处理器需少时间率进行DMA辅助操作（预处理处理）（7分）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示画出CPU存储器连接图求：
（1）存储芯片址空间分配：0～8191系统程序区8192～32767户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

计算机组成原理试题九
选择题（20分题1分）
1．零址运算指令指令格式中出操作数址操作数__C____
A．立数栈顶 B．暂存器 C．栈顶次栈顶 D．累加器
2．_C__区分存储单元中存放指令数
A．存储器B．运算器C．控制器D．户
3．谓三总线结构计算机指__B__
A．址线数线控制线三组传输线B．IO总线存总统DMA总线三组传输线
C．IO总线存总线系统总线三组传输线D．设备总线存总线控制总线三组传输线．
4．某计算机字长32位存储容量256KB字编址寻址范围_B___
A．128KB．64KC．64KBD．128KB
5．机设备传送数时采_A_____机设备串行工作
A．程序查询方式B．中断方式C．DMA方式D．通道
6．整数定点机中述第___B__种说法正确
A．原码反码表示 1补码表示 1B．三种机器数均表示 1
C．三种机器数均表示 1三种机器数表示范围相D．三种机器数均表示 1
7．变址寻址方式中操作数效址___C___
A．基址寄存器容加形式址（位移量） B．程序计数器容加形式址
C．变址寄存器容加形式址 D．
8．量中断__C____
A．外设提出中断 B．硬件形成中断服务程序入口址
C．硬件形成量址量址找中断服务程序入口址 D．
9．节拍信号宽度指__C____
A．指令周期 B．机器周期 C．时钟周期 D．存储周期
10．微程序存储EPROM中控制器__A____控制器
A．静态微程序 B．毫微程序 C．动态微程序 D．微程序
11．隐指令指__D
A．操作数隐含操作码中指令B．机器周期里完成全部操作指令
C．指令系统中已指令 D．指令系统中没指令
12．16位二进制数表示浮点数时列方案中第__B__种
A．阶码取4位（含阶符1位）尾数取12位（含数符1位）
B．阶码取5位（含阶符1位）尾数取11位（含数符1 位）
C．阶码取8位（含阶符1位）尾数取8位（含数符1位）
D．阶码取6位（含阶符1位）尾数取12位（含数符1位）
13．DMA方式__B__
A．然高速外围设备信息传送代中断方式B．取代中断方式
C．CPU请求中断处理数传送 D．中断机制
14．中断周期中__D___允许中断触发器置0
A．关中断指令 B．机器指令 C．开中断指令 D．中断隐指令
15．单总线结构CPU中连接总线部件___B___
A．某时刻总线发送数总线接收数
B．某时刻总线发送数时总线接收数
C．时总线发送数时总线接收数
D．时总线发送数时总线接收数
16．三种集中式总线控制中_A_____方式电路障敏感
A．链式查询B．计数器定时查询C．独立请求D．
17．16K×8位存储器址线数线总___D___
A．48 B．46 C．17 D．22．
18．间址周期中____C__
A．指令间址操作相B．存储器间接寻址指令操作相
C．存储器间接寻址寄存器间接寻址指令操作D．
19．述说法中__B__正确
A．EPROM改写机存储器种
B．EPROM改写作机存储器
C．EPROM改写次作机存储器
D．EPROM改写作机存储器
20．印机分类方法否印汉字区分分___C__
A．行式印机串行式印机 B．击式印机非击式印机
C．点阵式印机活字式印机 D．激光印机喷墨印机
二填空（20分空1分）
1．设浮点数阶码8位（含1位阶符）尾数24位（含1位数符）32位二进制补码浮点规格化数应十进制真值范围：正数 A 正数
B 负数 C 负数 D
2．指令寻址基方式两种种 A 寻址方式指令址 B 出种 C 寻址方式指令址 D 出
3．四程段浮点加法器流水线中假设四程段时间分T1 60ns﹑T2 50ns﹑T3 90ns﹑T4 80ns加法器流水线时钟周期少 A 果采样逻辑电路流水线方式浮点加法需时间 B
4．浮点数尾数右移时欲值变阶码必须 A 尾数右移1位阶码 B
5．存储器m（m＝1248…）模块组成模块 A
B 寄存器存储器采 C 编址存储器带宽增加原 D 倍
6．序写出重中断中断服务程序包括 A B C
D 中断返回部分
三名词解释(10分题2分)
1．微操作命令微操作 2．快速缓存储器 3．基址寻址 4．流水线中发技术 5．指令字长
四计算题（5分）
设机器数字长8位（含1位符号位）设A＝B＝计算[AB]补原成真值
五简答题（20分）
1．异步通信步通信区什说明通信双方联络（4分）
2．什外围设备通接口CPU相连？接口功？（6分）
3．设某机四中断源ABCD硬件排队优先次序A > B > C > D现求中断处理次序改D > A > C > B（5分）
（1）写出中断源应屏蔽字
（2）图时间轴出四中断源请求时刻画出CPU执行程序轨迹设中断源中断服务程序时间均20ms
B
D
A
C
40
50
60
70
80
90
30
20
5
15
10
t (ms)
程序





4．某机器采址格式指令系统允许直接间接寻址机器配备硬件：ACCMARMDRPCXMQIR变址寄存器RX基址寄存器RB均16位（5分）
（1） 采单字长指令完成105种操作指令直接寻址范围少？次间址寻址范围少？画出指令格式说明字段含义
（2） 采双字长指令操作码位数寻址方式变指令直接寻址范围少？画出指令格式说明字段含义
（3） 存储字长变采什方法访问容量8MB存？需增设硬件？
六问答题（15分）
1．设CPU中部件相互连接关系图示图中W写控制标志R读控制标志R1R2暂存器（8分）

（1）假设求取指周期ALU完成 (PC) + 1→PC操作（ALU源操作数完成加1运算）求少节拍写出取指周期全部微操作命令节拍安排
（2）写出指令ADD # α（#立寻址特征隐含操作数ACC中）执行阶段需微操作命令节拍安排
2．DMA接口部件组成？数交换程中应完成功？画出DMA工作程流程图（包括预处理处理）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示画出CPU存储器连接图求：
（1）存储芯片址空间分配：4K址空间系统程序区相邻4K址空间系统程序工作区16K址空间户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

（1）存址空间分配：6000H～67FFH系统程序区6800H～6BFFH户程序区
（2）合理选述存储芯片说明选片？
（3）详细画出存储芯片片选逻辑图

计算机组成原理试题十
选择题（20分题1分）
1．户计算机通信界面___B___
A．CPUB．外围设备C．应程序D．系统程序
2．零址运算指令指令格式中出操作数址操作数_C_____
A．立数栈顶 B．暂存器 C．栈顶次栈顶 D．程序计数器动加+1
3．水型微指令特点__A____
A．次完成操作 B．微指令操作控制字段进行编码
C．微指令格式简短 D．微指令格式较长
4．计算机部分软件永恒存读存储器中称___C___
A．硬件 B．软件 C．固件 D．辅助存储器
5．机设备传送数时采___A___机设备串行工作
A．程序查询方式B．中断方式C．DMA方式D．通道
6．计算机中关ALU描述__D___正确
A．做算术运算做逻辑运算 B．做加法 C．存放运算结果 D．答案
7．谓三总线结构计算机指____B__
A．址线数线控制线三组传输线 B．IO总线存总统 DMA总线三组传输线
C．IO总线存总线系统总线三组传输线 D．
8．集中式总线控制中__A____方式电路障敏感
A．链式查询B．计数器定时查询C．独立请求D．总线式
9．某RAM芯片容量512×8位电源接端外该芯片引出线少数目___C___
A．21 B．17C．19D．20
10．活动头磁盘存储中信息写入读出磁盘__B____进行
A．行方式B．串行方式C．串方式D．串方式
11．叙述__C____正确
A．外部设备旦发出中断请求便立CPU响应
B．外部设备旦发出中断请求CPU应立响应
C．中断方式般处理机出现服务请求 D．程序查询键盘中断
12．列_____D_种说法误差
A．二进制整数十进制表示 B．二进制数十进制表示
C．十进制整数二进制表示 D．十进制数二进制表示
13．堆栈寻址方式中设A累加器SP堆栈指示器MSPSP指示栈顶单元果进栈操作动作序(SP – 1) → SP(A) → MSP出栈操作动作序应__A___
A．(MSP) → A(SP) + 1 → SP B．(SP) + l → SP(MSP) → A
C．(SP) – 1 → SP(MSP) → A D．
14．指令寄存器位数取决___B___
A．存储器容量 B．指令字长 C．机器字长 D．存储字长
15．控制器控制方式中机器周期时钟周期数相属__A____
A．步控制B．异步控制C．联合控制D．工控制
16．列叙述中___B___正确
A．控制器产生控制信号称微指令B．微程序控制器硬连线控制器更加灵活
C．微处理器程序称微程序D．指令微指令
17．CPU中译码器_B_____
A．址译码B．指令译码C．选择路数ALUD．数译码
18．直接寻址条件转移指令功指令中址码送入____A__
A．PC B．址寄存器C．累加器D．ALU
19．通道程序__B____组成
A．IO指令B．通道控制字（称通道指令）C．通道状态字D．微程序
20．磁盘磁带两种磁表面存储器中存取时间存储单元物理位置关存储方式分__B___
A．二者串行存取 B．磁盘部分串行存取磁带串行存取
C．磁带部分串行存取磁盘串行存取 D．二者行存取
二填空题（20分题1分）
1．完成条指令般分 A 周期 B 周期前者完成 C 操作者完成 D 操作
2．常见数传送类指令功实现 A B 间 C D 间数传送
3．微指令格式分 A 型 B 型两类中 C 型微指令较长微程序结构换取较短微指令结构
4．Cache－存址映象中 A 灵活性强 B 成高
5．采硬件量法形成中断服务程序入口址CPU中断周期需完成 A
B C 操作
6．某数定点机字长8位（含1位符号位）机器数分采原码补码反码时应真值范围分 A B C （均十进制表示）
三名词解释（10分题2分）
1．时钟周期 2．刷新 3．总线仲裁 4．机器指令 5．超流水线
四计算题（5分）
设浮点数字长32位欲表示±6万十进制数保证数精度条件阶符数符取1位外阶码尾数取位？样分配该浮点数溢出条件什？
五简答题（15分）
1．计算机中原码反码表示 1种说法否正确什？（2分）
2．采高速芯片外分指出存储器运算器控制器IO系统采什方法提高机器速度举例简说明（4分）
3．异步通信步通信区什说明通信双方联络（4分）
4．DMA方式中CPUDMA接口分时存种方法？简说明（5分）
六问答题（20分）
1．已知带返转指令含义图示写出机器完成带返转指令时取指阶段执行阶段需全部微操作命令节拍安排果采微程序控制需增加微操作命令？（8分）

2．（6分）（指令系统 3）条双字长取数指令（LDA）存存储器100101单元中第字操作码寻址特征M第二字形式址假设PC前值100变址寄存器XR容100基址寄存器容200存储器单元容图示写出列寻址方式中取数指令执行结束累加器AC容


LDA
M
300

┇

800
┇

700
400
500
┇

200
┇

600
寻址方式 AC容

（7） 直接寻址

（8） 立寻址

（9） 间接寻址

（10） 相寻址

（11） 变址寻址

（12） 基址寻址
800
500
402
401
400
300
102
101
100

3．（6分）设某机四中断源ABCD硬件排队优先次序A > B > C > D现求中断处理次序改D > A > C > B
（1）写出中断源应屏蔽字
（2）图时间轴出四中断源请求时刻画出CPU执行程序轨迹设中断源中断服务程序时间均20ms
B
D
A
C
40
50
60
70
80
90
30
20
5
15
10
t (ms)
程序





七设计题（10分）
设CPU16根址线8根数线作访存控制信号作读写命令信号（高电读低电写）设计容量32KB址范围0000H~7FFFH采低位交叉编址四体行存储器求：
（1）采图列芯片详细画出CPU存储芯片连接图
（2）指出图中存储芯片容量址范围（十六进制表示）



计算机组成原理试题十
选择题（20分题1分）
1．零址运算指令指令格式中出操作数址操作数______
A．立数栈顶
B．暂存器
C．栈顶次栈顶
D．累加器
2．______区分存储单元中存放指令数
A．存储器
B．运算器
C．控制器
D．户
3．谓三总线结构计算机指______
A．址线数线控制线三组传输线
B．IO总线存总统DMA总线三组传输线
C．IO总线存总线系统总线三组传输线
D．设备总线存总线控制总线三组传输线．
4．某计算机字长32位存储容量256KB字编址寻址范围______
A．128K
B．64K
C．64KB
D．128KB
5．机设备传送数时采______机设备串行工作
A．程序查询方式
B．中断方式
C．DMA方式
D．通道
6．整数定点机中述第______种说法正确
A．原码反码表示 1补码表示 1
B．三种机器数均表示 1
C．三种机器数均表示 1三种机器数表示范围相
D．三种机器数均表示 1
7．变址寻址方式中操作数效址______
A．基址寄存器容加形式址（位移量）
B．程序计数器容加形式址
C．变址寄存器容加形式址
D．
8．量中断______
A．外设提出中断
B．硬件形成中断服务程序入口址
C．硬件形成量址量址找中断服务程序入口址
D．
9．节拍信号宽度指______
A．指令周期
B．机器周期
C．时钟周期
D．存储周期
10．微程序存储EPROM中控制器______控制器
A．静态微程序
B．毫微程序
C．动态微程序
D．微程序
11．隐指令指______
A．操作数隐含操作码中指令
B．机器周期里完成全部操作指令
C．指令系统中已指令
D．指令系统中没指令
12．16位二进制数表示浮点数时列方案中第_____种
A．阶码取4位（含阶符1位）尾数取12位（含数符1位）
B．阶码取5位（含阶符1位）尾数取11位（含数符1 位）
C．阶码取8位（含阶符1位）尾数取8位（含数符1位）
D．阶码取6位（含阶符1位）尾数取12位（含数符1位）
13．DMA方式______
A．然高速外围设备信息传送代中断方式
B．取代中断方式
C．CPU请求中断处理数传送
D．中断机制
14．中断周期中______允许中断触发器置0
A．关中断指令
B．机器指令
C．开中断指令
D．中断隐指令
15．单总线结构CPU中连接总线部件______
A．某时刻总线发送数总线接收数
B．某时刻总线发送数时总线接收数
C．时总线发送数时总线接收数
D．时总线发送数时总线接收数
16．三种集中式总线控制中______方式电路障敏感
A．链式查询
B．计数器定时查询
C．独立请求
D．
17．16K×8位存储器址线数线总______
A．48
B．46
C．17
D．22．
18．间址周期中______
A．指令间址操作相
B．存储器间接寻址指令操作相
C．存储器间接寻址寄存器间接寻址指令操作
D．
19．述说法中______正确
A．EPROM改写机存储器种
B．EPROM改写作机存储器
C．EPROM改写次作机存储器
D．EPROM改写作机存储器
20．印机分类方法否印汉字区分分______
A．行式印机串行式印机
B．击式印机非击式印机
C．点阵式印机活字式印机
D．激光印机喷墨印机
二填空（20分空1分）
1．设浮点数阶码8位（含1位阶符）尾数24位（含1位数符）32位二进制补码浮点规格化数应十进制真值范围：正数 A 正数
B 负数 C 负数 D
2．指令寻址基方式两种种 A 寻址方式指令址 B 出种 C 寻址方式指令址 D 出
3．四程段浮点加法器流水线中假设四程段时间分T1 60ns﹑T2 50ns﹑T3 90ns﹑T4 80ns加法器流水线时钟周期少 A 果采样逻辑电路流水线方式浮点加法需时间 B
4．浮点数尾数右移时欲值变阶码必须 A 尾数右移1位阶码 B
5．存储器m（m＝1248…）模块组成模块 A
B 寄存器存储器采 C 编址存储器带宽增加原 D 倍
6．序写出重中断中断服务程序包括 A B C
D 中断返回部分
三名词解释(10分题2分)
1．微操作命令微操作
2．快速缓存储器
3．基址寻址
4．流水线中发技术
5．指令字长
四计算题（5分）
设机器数字长8位（含1位符号位）设A＝B＝计算[AB]补原成真值
五简答题（20分）
1．异步通信步通信区什说明通信双方联络（4分）
2．什外围设备通接口CPU相连？接口功？（6分）
六问答题（15分）
1．设CPU中部件相互连接关系图示图中W写控制标志R读控制标志R1R2暂存器（8分）

（1）假设求取指周期ALU完成 (PC) + 1→PC操作（ALU源操作数完成加1运算）求少节拍写出取指周期全部微操作命令节拍安排
（2）写出指令ADD # α（#立寻址特征隐含操作数ACC中）执行阶段需微操作命令节拍安排
2．DMA接口部件组成？数交换程中应完成功？画出DMA工作程流程图（包括预处理处理）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示画出CPU存储器连接图求：
（1）存储芯片址空间分配：4K址空间系统程序区相邻4K址空间系统程序工作区16K址空间户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

（1）存址空间分配：
6000H～67FFH系统程序区
6800H～6BFFH户程序区
（2）合理选述存储芯片说明选片？
（3）详细画出存储芯片片选逻辑图


答案：

选择题（20分题1分）
1．C 2．C 3．B 4．B 5．A 6．B 7．C
8．C 9．C 10．A 11．D 12．B 13．B 14．D
15．B 16．A 17．D 18．C 19．B 20．C
二填空（20分空1分）
1．A．A．2127(12－23) B．2－129 C．2－128(2－12－23) D．2127
2．A． 序 B．程序计数器 C．跳跃 D． 指令身
3．A．90ns B．280ns
4．A．A．增加 B．加1
5．A．址 B．数 C．模m D．m
6．A．保护现场 B．开中断 C．设备服务 D．恢复现场
三名词解释(10分题2分)
1．微操作命令微操作
答：微操作命令控制完成微操作命令微操作微操作命令控制实现基操作
2．快速缓存储器
答：快速缓存储器提高访存速度CPU存间增设高速存储器户透明CPU期需信息存调入缓存样CPU次须访问快速缓存达访问存目提高访存速度
3．基址寻址
答：基址寻址效址等形式址加基址寄存器容
4．流水线中发技术
答：提高流水线性设法时钟周期（机器频倒数）产生更条指令结果流水线中发技术
5．指令字长
答：指令字长指机器指令中二进制代码总位数
四（5分）
计算题 答：[A+B]补＝11011110 A+B ＝（1764）
[AB]补＝11000110 AB ＝（3564）
五简答题（20分）
1．（4分）答：
步通信异步通信区前者公时钟总线设备统时序统传输周期进行信息传输通信双方约定时序联络者没公时钟没固定传输周期采应答方式通信具体联络方式互锁半互锁全互锁三种互锁方式通信双方没相互制约关系半互锁方式通信双方简单制约关系全互锁方式通信双方完全制约关系中全互锁通信性高
2．（6分写出种1分6分）
答：外围设备通接口CPU相连原：
（1）台机器通常配台外设设备号（址）通接口实现设备选择
（2）IO设备种类繁速度 CPU速度相差通接口实现数缓达速度匹配
（3）IO设备串行传送数CPU般行传送通接口实现数串格式转换
（4）IO设备入出电CPU入出电通接口实现电转换
（5）CPU启动IO设备工作外设发种控制信号通接口传送控制命令
（6）IO设备需工作状况（忙绪错误中断请求等）时报告CPU通接口监视设备工作状态保存状态信息供CPU查询
见纳起接口应具选址功传送命令功反映设备状态功传送数功（包括缓数格式电转换）
4．（5分）答：
（1） 根IRMDR均16位采单字长指令出指令字长16位根105种操作取操作码7位允许直接寻址间接寻址变址寄存器基址寄存器取2位寻址特征反映四种寻址方式指令格式：
7
2
7
OP
M
AD
中 OP 操作码完成105种操作
M 寻址特征反映四种寻址方式
AD形式址
种格式指令直接寻址27 128次间址寻址范围216 65536
（2） 双字长指令格式：
7
2
7
OP
M
AD1
AD2
中 OPM含义
AD1∥AD223位形式址
种格式指令直接寻址范围223 8M
（3） 容量8MB存储器MDR16位应4M×16位存储器采双字长指令直接访问4M存储空间时MAR取22位采单字长指令RXRB取22位变址基址寻址访问4M存储空间
六 （15分）问答题
1．（8分）答：
（1） (PC) + 1→PC需ALU完成PC值作ALU源操作数控制ALU做＋1运算 (PC) + 1结果送ALU输出端相连R2然送PC
题关键考虑总线突问题取指周期微操作命令节拍安排：
T0 PC→MAR1→R
T1 M(MAR)→MDR(PC) + 1→R2
T2 MDR→IROP(IR)→微操作命令形成部件
T3 R2→PC
（2）立寻址加法指令执行周期微操作命令节拍安排：
T0 Ad(IR)→R1 立数→R1
T1 (R1) + (ACC)→R2 ACC通总线送ALU
T2 R2→ACC 结果→ACC
2．（7分）答：DMA接口数缓寄存器存址计数器字计数器设备址寄存器中断机构DMA控制逻辑等组成数交换程中DMA接口功：（1）CPU提出总线请求信号（2）CPU发出总线响应信号接总线控制（3）存储器发址信号（动修改址指针）（4）存储器发读写等控制信号进行数传送（5）修改字计数器根传送字数判断DMA传送否结束（6）发DMA结束信号CPU申请程序中断报告组数传送完毕DMA工作程流程图示



七设计题（10分）
答：
（1）存址空间分配（2分）
A15 … A11 … A7 … … A0
4K 2K×8位ROM 2片
相邻4K 4K×4位RAM 2片
16K 8K×8位RAM 2片（2）根存址空间分配
4K址空间系统程序区选2片2K×8位ROM芯片（1分）
相邻4K址空间系统程序工作区选2片4K×4位RAM芯片（1分）
16K址空间户程序区选2片8K×8位RAM芯片（1分）
（3）存储芯片片选逻辑图（5分）




计算机组成原理试题十二

选择题（20分题1分）
1．CPU响应中断时间_ C _____
A．中断源提出请求　　B．取指周期结束　C．执行周期结束D．间址周期结束
2．列说法中___c___正确
A．加法指令执行周期定访存B．加法指令执行周期定访存
C．指令址码出存储器址加法指令执行周期定访存
D．指令址码出存储器址加法指令执行周期定访存
3．垂直型微指令特点___c___
A．微指令格式垂直表示　B．控制信号编码产生
C．采微操作码　　　　D．采微指令码
4．基址寻址方式中操作数效址___A___
A．基址寄存器容加形式址（位移量） B．程序计数器容加形式址
C．变址寄存器容加形式址　　　　　　D．寄存器容加形式址
5．常虚拟存储器寻址系统____A__两级存储器组成
A．存－辅存B．Cache－存C．Cache－辅存D．存—硬盘
6．DMA访问存时CPU处等状态等DMA批数访问结束CPU恢复工作种情况称作__A____
A．停止CPU访问存B．周期挪C．DMACPU交访问D．DMA
7．运算器中包含___D___
A．状态寄存器　B．数总线　C．ALU　D．址寄存器
8．计算机操作单位时间__A____
A．时钟周期　　B．指令周期　C．CPU周期D．中断周期
9．指定执行指令址_C_____
A．指令寄存器　B．数计数器C．程序计数器pc D．累加器
10．列描述中____B__正确
A．控制器理解解释执行指令存储结果
B．台计算机包括输入输出控制存储算逻运算五单元
C．数运算CPU控制器中完成
D．答案正确
11．总线通信中步控制__B____
A．适合CPU控制方式　　B．统时序控制方式
C．适合外围设备控制方式　D．适合存
12．16K×32位存储器址线数线总B______14+3246
A．48　　B．46　　　C．36　　　　D．32
13．某计算机字长16位存储容量1MB字编址寻址范围A______1mb2b1024kb2b512k
A．512K　B．1M　　　C．512KB　　D．1MB
14．__B____错误（输入输出 4）
A．中断服务程序操作系统模块　 B．中断量中断服务程序入口址
C．中断量法提高识中断源速度
D．软件查询法硬件法找中断服务程序入口址
15．浮点数表示范围精度取决__C____
A．阶码位数尾数机器数形式B．阶码机器数形式尾数位数
C．阶码位数尾数位数　　　D．阶码机器数形式尾数机器数形式
16．响应中断请求条件__B____
A．外设提出中断　B．外设工作完成系统允许时
C．外设工作完成中断标记触发器1时D．CPU提出中断
17．叙述中___B___错误
A．取指令操作控制器固功需操作码控制完成
B．指令取指令操作相
C．指令长度相情况指令取指操作相
D．条指令包含取指分析执行三阶段
18．列叙述中__A____错误
A．采微程序控制器处理器称微处理器cpu
B．微指令编码中编码效率低直接编码方式
C．种微址形成方式中增量计数器法需序控制字段较短
D．CMAR控制器中存储址寄存器
19．中断量提供___C___
A．选中设备址 B．传送数起始址
C．中断服务程序入口址D．程序断点址
20．中断周期中允许中断触发器置0操作A______完成
A．硬件　B．关中断指令　C．开中断指令　D．软件
二填空题（20分空1分）
1．DMA方式中CPUDMA控制器通常采三种方法分时存
停止 CPU访问周期挪DMACPU交访问存
2．设 n 8 （包括符号位）原码位需做 8 次移位 8 次加法补码Booth算法需做 8 次移位 9 次加法
3．设浮点数阶码8位（含1位阶符）尾数24位（含1位数符）32位二进制补码浮点规格化数应十进制真值范围：正数2127(12－23)正数2－129负数2－128(2－12－23)负数2127
4．总线传输周期包括 a ．申请分配阶段 B．寻址阶段 C．传输阶D．结束阶段
5．CPU采步控制方式时控制器 机器周 节拍 组成极时序系统
6．组合逻辑控制器中微操作控制信号 指令操作码 时序
．状态条件 决定
三名词解释（10分题2分）
1．机器周期 2．周期挪 3．双重分组跳跃进位 4．水型微指令 5．超标量
四计算题（5分）
已知：A B 求：[A+B]补
五简答题（15分）
1．某机存容量4M×16位存储字长等指令字长该机指令系统具备97种操作操作码位数固定具直接间接立相基址五种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
2．控制器中常采控制方式特点？
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L4L2L3L0L1写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4
1 1 0 0 0
0 1 0 0 0
1 1 1 1 0
1 1 o 1 0
1 1 1 1 1
六问答题（20分）
（1）画出机框图（求画寄存器级）
（2）存储器容量64K×32位指出图中寄存器位数
（3）写出组合逻辑控制器完成 STA X （X存址）指令发出全部微操作命令节拍安排
（4）采微程序控制需增加微操作？
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列存储芯片：1K×4位RAM4K×8位RAM2K×8位ROM74138译码器种门电路图示画出CPU存储器连接图求：
（1）存址空间分配：8000H～87FFH系统程序区8800H～8BFFH户程序区
（2）合理选述存储芯片说明选片？
（3）详细画出存储芯片片选逻辑

计算机组成原理试题十三

选择题（20分题1分）
1．冯·诺伊曼机工作方式基特点___B___
A．指令流单数流B．址访问序执行指令
C．堆栈操作 D．存储器容选择址
2．程序控制类指令功___C___
A．进行存CPU间数传送 B．进行CPU设备间数传送
C．改变程序执行序 D．定动加+1
3．水型微指令特点__A____
A．次完成操作 B．微指令操作控制字段进行编码
C．微指令格式简短 D．微指令格式较长
4．存储字长指____B__
A．存放存储单元中二进制代码组合B．存放存储单元中二进制代码位数
C．存储单元数 D．机器指令位数

5．CPU通__B___启动通道
A．执行通道命令B．执行IO指令C．发出中断请求D．程序查询
6．关数加分类统计分析属计算机___C___方面应
A．数值计算B．辅助设计C．数处理D．实时控制
7．总线中址线作_C_____
A．选择存储器单元 B．设备机提供址
C．选择指定存储器单元IO设备接口电路址D．传送址传送数
8．总线异步通信方式_A___
A．采时钟信号采握手信号 B．采时钟信号采握手信号
C．采时钟信号采握手信号D．采时钟信号采握手信号
9．存储周期指___C___
A．存储器写入时间 B．存储器进行连续写操作允许短间隔时间
C．存储器进行连续读写操作允许短间隔时间 D．指令执行时间
10．程序执行程中Cache存址映射__C__
A．操作系统理B．程序员调度C．硬件动完成D．户软件完成
11．叙述___C_正确
A．外部设备旦发出中断请求便立CPU响应
B．外部设备旦发出中断请求CPU应立响应
C．中断方式般处理机出现服务请求D．程序查询键盘中断
12．加法器采先行进位目____C__
A．优化加法器结构B．节省器材C．加速传递进位信号D．增强加法器结构
13．变址寻址方式中操作数效址__C____
A．基址寄存器容加形式址（位移量） B．程序计数器容加形式址
C．变址寄存器容加形式址 D．寄存器容加形式址
14．指令寄存器位数取决__B__
A．存储器容量 B．指令字长 C．机器字长 D．存储字长
15．控制器控制方式中机器周期时钟周期数相属A____
A．步控制B．异步控制C．联合控制D．工控制
16．列叙述中___B___正确
A．控制器产生控制信号称微指令B．微程序控制器硬连线控制器更加灵活
C．微处理器程序称微程序D．指令微指令
17．CPU中译码器___B___
A．址译码B．指令译码C．选择路数ALUD．数译码
18．直接寻址条件转移指令功指令中址码送入__A____
A．PC B．址寄存器C．累加器D．ALU
19．DMA方式接口电路中程序中断部件作___C_
A．实现数传送B．CPU提出总线权C．CPU提出传输结束D．发中断请求
20．列器件中存取速度快 C
A．CacheB．存C．寄存器D．辅存
二填空题（20分题1分）
1．完成条指令般分 A 周期 B 周期前者完成 C 操作者完成 D 操作
2．设指令字长等存储字长均24位某指令系统完成108种操作操作码长度固定具直接间接（次间址）变址基址相立等寻址方式保证范围直接寻址前提指令字中操作码占 A 位寻址特征位占 B 位直接寻址范围 C 次间址范围 D
3．微指令格式分 A 型 B 型两类中 C 型微指令较长微程序结构换取较短微指令结构
4．写操作时Cache存单元时修改方法称作 A 次暂时写入Cache直换时写入存方法称作 B
5．IO机交换信息方式中 程序查询方式 中断方式 需通程序实现数传送中 C 体现CPU设备串行工作
6．数定点机中采1位符号位寄存器容10000000分表示原码补码反码时应真值分 A B C （均十进制表示）
三名词解释（10分题2分）
1．时钟周期 2．量址 3．系统总线 4．机器指令 5．超流水线
四计算题（5分）
设机器数字长8位（含位符号位）A +15B +24求 [AB]补原成真值
五简答题（15分）
1．指出零表示唯形式机器数写出二进制代码（机器数字长定）（2分）
2．采高速芯片外分指出存储器运算器控制器IO系统采什方法提高机器速度举例简说明（4分）
3．总线通信控制种方式简说明特点（4分）
4．IO设备中断处理程例说明次程序中断全程（5分）
六问答题（20分）
1．已知带返转指令含义图示写出机器完成带返转指令时取指阶段执行阶段需全部微操作命令节拍安排果采微程序控制需增加微操作命令？（8分）

3．（6分）设某机四中断源ABCD硬件排队优先次序A > B > C > D现求中断处理次序改D > A > C > B
（1）写出中断源应屏蔽字
（2）图时间轴出四中断源请求时刻画出CPU执行程序轨迹设中断源中断服务程序时间均20ms
B
D
A
C
40
50
60
70
80
90
30
20
5
15
10
t (ms)
程序





2．（6分）条双字长取数指令（LDA）存存储器100101单元中第字操作码寻址特征M第二字形式址假设PC前值100变址寄存器XR容100基址寄存器容200存储器单元容图示写出列寻址方式中取数指令执行结束累加器AC容
LDA
M
300

┇

800
┇

700
400
500
┇

200
┇

600
800
500
402
401
400
300
寻址方式 AC容

（1） 直接寻址


（2） 立寻址


（3） 间接寻址


（4） 相寻址


（5） 变址寻址


（6） 基址寻址
102
101
100




七设计题（10分）
设CPU16根址线8根数线（低电效）作访存控制信号作读写命令信号（高电读低电写）现列存储芯片：
ROM（2K´8位4K´4位8K´8位）
RAM（1K´4位2K´8位4K´8位）
74138译码器门电路（门电路定）
试述规格中选合适芯片画出CPU存储芯片连接图求：
（1）4K址系统程序区4096~16383址范围户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

计算机组成原理试题十四

选择题（20分题1分）
1．直接间接立三种寻址方式指令执行速度快慢排序___C___
A．直接立间接 B．直接间接立
C．立直接间接 D．立间接直接
2．存放欲执行指令寄存器___D___
A．MAR B．PC C．MDR D．IR
3．独立请求方式N设备____B__
A．总线请求信号总线响应信号B．N总线请求信号N总线响应信号
C．总线请求信号N总线响应信号D．N总线请求信号总线响应信号
4．述说法中__C____正确
A．半导体RAM信息读写断电保持记忆
B．半导体RAM易失性RAM静态RAM中存储信息易失
C．半导体RAM易失性RAM静态RAM电源掉时存信息易失
5．DMA访问存时CPU发出请求获总线权时进行访存种情况称作_B___
A．停止CPU访问存B．周期挪C．DMACPU交访问D．DMA
6．计算机中表示址时采__D___
A．原码B．补码C．反码D．符号数
7．采变址寻址扩寻址范围__C____
A．变址寄存器容户确定程序执行程中变
B．变址寄存器容操作系统确定程序执行程中变
C．变址寄存器容户确定程序执行程中变
D．变址寄存器容操作系统确定程序执行程中变
8．编译程序条指令组合成条指令种技术称做__C____
A．超标量技术B．超流水线技术C．超长指令字技术D．超字长
9．计算机执行法指令时操作较复杂需更时间通常采__C____控制方式
A．延长机器周期节拍数B．异步C．中央局部控制相结合D．步
10．微程序放_B___中
A．存储器控制器B．控制存储器C．存储器D．Cache
11．CPU寄存器中B_____户完全透明
A．程序计数器 B．指令寄存器 C．状态寄存器D．通寄存器
12．运算器许部件组成核心部分__B____
A．数总线 B．算术逻辑运算单元 C．累加寄存器 D．路开关
13．DMA接口__B___
A．存存间数交换B．中断机制
C．中断机制处理异常情况D．中断机制
14．CPU响应中断时间___C___
A．中断源提出请求B．取指周期结束C．执行周期结束D．间址周期结束
15．直接寻址条件转移指令功指令中址码送入_A_____
A．PCB．址寄存器C．累加器D．ALU
16．三种集中式总线控制中___A__方式电路障敏感
A．链式查询B．计数器定时查询C．独立请求D．
17．16K×32位存储器址线数线总__B____
A．48B．46C．36D．32．
18．叙述中错误___B___
A．指令周期第操作取指令B．进行取指令操作控制器需相应指令
C．取指令操作控制器动进行D．指令第字节含操作码
19．存CPU间增加高速缓存储器目___A___
A．解决CPU存间速度匹配问题B．扩存容量
C．扩存容量提高存取速度D．扩辅存容量
20．叙述__A___错误
A．更高级中断请求定中断中断处理程序执行
B．DMACPU必须分时总线
C．DMA数传送需CPU控制 D．DMA中中断机制
二填空（20分空1分）
1．设24位长浮点数中阶符1位阶码5位数符1位尾数17位阶码尾数均补码表示尾数采规格化形式表示正数真值 A 非零正数真值 B 绝值负数真值 C 绝值负数真值 D （均十进制表示）
2．变址寻址基址寻址区：基址寻址中基址寄存器提供 A 指令提供 B 变址寻址中变址寄存器提供 C 指令提供 D
3．影响流水线性素反映 A B 两方面
4．运算器技术指标般 A B 表示
5． 缓存设 A B 间种存储器速度 C 匹配容量 D 关
6．CPU响应中断时保护现场包括 A B 保护前者通
C 实现者通 D 实现
三名词解释(10分题2分)
1．微程序控制 2．存储器带宽 3．RISC 4．中断隐指令功 5．机器字长
四计算题（5分）
已知：两浮点数x 01101×210y 01011×201 求：x + y
五简答题（20分）
1．完整总线传输周期包括阶段？简叙述阶段工作（4分）
2．采高速芯片外计算机子系统角度分析指出6种（含6种）提高整机速度措施（6分）
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L3L2L4L0L1写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4

4．某机存容量4M×16位存储字长等指令字长该机指令系统具备120种操作操作码位数固定具直接间接立相四种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
六问答题（15分）
1．假设CPU中断周期堆栈保存程序断点进栈时指针减1出栈时指针加1分写出组合逻辑控制微程序控制完成中断返回指令时取指阶段执行阶段需全部微操作命令节拍安排（8分）
2．画出DMA方式接口电路基组成框图说明工作程（输入设备例）（7分）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列存储芯片：1K×4位RAM4K×8位RAM8K×8位RAM2K×8位ROM4K×8位ROM8K×8位ROM74LS138译码器种门电路图示画出CPU存储器连接图求
（1）存址空间分配：
6000H～67FFH系统程序区
6800H～6BFFH户程序区
（2）合理选述存储芯片说明选片？
（3）详细画出存储芯片片选逻辑图
计算机组成原理试题十五

选择题（20分题1分）
1．条指令中包含信息 C
A．操作码控制码 B．操作码量址 C．操作码址码
2．种异步通信方式中___C___速度快
A．全互锁 B．半互锁 C．互锁
3．512KB存储器址线数线总_C__
A．17B．19C．27
4．列素中Cache命中率关　　C　）
A．Cache块B．Cache容量C．存存取时间
5．计数器定时查询方式计数0开始__A____
A．设备号优先级高B．设备总线机会相等C．设备号优先级高
6．Cache址映象中存中块均映射Cache块位置称作　　B　
A．直接映象B．全相联映象C．组相联映象
7．中断服务程序条指令__C____
A．转移指令 B．出栈指令 C．中断返回指令
8．微指令操作控制字段位代表控制信号种微程序控制（编码）方式__B____
A．字段直接编码 B．直接编码 C．混合编码
9．取指令操作程序计数器中存放__C____
A．前指令址 B．程序中指令数量 C．条指令址
10．叙述中__A____正确
A．RISC机定采流水技术B．采流水技术机器定RISC机
C．CISC机定采流水技术
11．址格式指令中列 B 正确
A．仅操作数址指令址码提供B．操作数两操作数
C．定两操作数隐含
12．浮点机中判断原码规格化形式原___B___
A．尾数符号位第数位 B．尾数第数位1数符意
C．尾数符号位第数位相 D．阶符数符
13．IO采统编址时进行输入输出操作指令___C__
A．控制指令 B．访存指令 C．输入输出指令
14．设机器字长64位存储容量128MB字编址寻址范围　B　　
A．16MBB．16MC．32M
15． B 寻址便处理数组问题
A．间接寻址 B．变址寻址 C．相寻址
16．超标量技术___B___
A．缩短原流水线处理器周期B．时钟周期时发条指令
C．条行操作指令组合成条具操作码字段指令


17．叙述中__B____错误
A．取指令操作控制器固功需操作码控制完成
B．指令取指令操作相
C．指令长度相情况指令取指操作相
18．IO机交换信息方式中中断方式特点__B__
A．CPU设备串行工作传送程序串行工作
B．CPU设备行工作传送程序串行工作
C．CPU设备行工作传送程序行工作
19．设寄存器容11111111等 +127___D___
A．原码 B．补码 C．反码 D．移码
20．设机器数采补码形式（含l位符号位）寄存器容9BH应十进制数_C_____
A．27 B．97 C．101 D．155
二填空题（20分空1分）
1．DMA数块传送分 A B C 阶段
2．设 n 16 （包括符号位）机器完成次加移位需100ns原码位需 A ns补码Booth算法需 B ns
3．设相寻址转移指令占2字节第字节操作码第二字节位移量（补码表示）CPU存储器取出字节时动完成（pc）+ 1→ pc设前指令址3008H求转移300FH该转移指令第二字节容应 A 前指令址300FH求转移3004H该转移指令第二字节容 B
4．设浮点数阶码8位（含1位阶符）移码表示尾数24位（含1位数符）补码规格化表示应正数机器数形式 A 真值 B （十进制表示）应绝值负数机器数形式 C 真值 D （十进制表示）
5．IO编址方式分 A B 两类前者需独立IO指令者通 C 指令设备交换信息
6．动态RAM A 原理存储信息般 B 时间必须刷新次刷新 C 址关该址 D 出
7．微程序控制器中条机器指令应 A 某机35条机器指令通常应 B
三解释列概念（10分题2分）
1．CMAR 2．总线 3．指令流水 4．单重分组跳跃进位 5．寻址方式
四计算题（6分）
设某机频8MHz机器周期均含2时钟周期条指令均25机器周期试问该机均指令执行速度少MIPS？机器频变机器周期均含4时钟周期条指令均5机器周期该机均指令执行速度少MIPS？
五简答题（20分）
1．CPU包括工作周期？工作周期作什（4分）
2．什指令周期机器周期时钟周期？三者关系（6分）
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L3L2L4L1L0写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4

4．某机存容量4M×16位存储字长等指令字长该机指令系统具备56种操作操作码位数固定具直接间接立相变址五种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
六问答题（15分）
1．序写出完成条加法指令ADD α(α存址)两种控制器发出微操作命令节拍安排（8分）
2．假设磁盘采DMA方式机交换信息传输速率2MBsDMA预处理需1000时钟周期DMA完成传送处理中断需500时钟周期果均传输数长度4KB试问硬盘工作时50MHz处理器需少时间率进行DMA辅助操作（预处理处理）（7分）（输入输出 4）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示
画出CPU存储器连接图求：
（1）存储芯片址空间分配：0～2047系统程序区2048～8191户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

计算机组成原理试题十六
选择题（5分题1分）
1．设寄存器容80H应真值 – 127该机器数
A．原码 B．补码 C．反码 D．移码
2．列叙述中 正确
A．程序中断方式中中断请求DMA方式中没中断请求
B．程序中断方式DMA方式中实现数传送需中断请求
C．程序中断方式DMA方式中中断请求目
D．DMA等指令周期结束时进行周期窃取
3．设机器数字长32位容量16MB存储器CPU半字寻址寻址范围
A．224 B．223 C．222 D．221
4．中断接口电路中量址通 B 送CPU
A．址线 B．数线 C．控制线 D．状态线
5．程序执行程中Cache存址映象 D
A．程序员调度 B．操作系统理 C．程序员操作系统协调完成
D．硬件动完成
6．总线复方式______
A．提高总线传输带宽B．增加总线功C．减少总线中信号线数量D．提高CUP利率
7．列说法中正确　　　
A．Cache存统编址Cache址空间存址空间部分
B．存储器易失性机读写存储器构成
C．单体字存储器解决访存速度问题
D．Cache存统编址Cache址空间存址空间部分
8．采增量计数器法微指令中条微指令址______
A．前微指令中B．微指令址计数器中C．程序计数器D．CPU中
9．CPU部操作速度较快CPU访问次存储器时间较长机器周期通常______确定
A．指令周期B．存取周期C．间址周期D．执行周期
10．RISC机器______
A．定采流水技术 B．定采流水技术
C．CPU配备少通寄存器 D．CPU配备通寄存器
11．列寻址方式中 寻址方式需先计算访问存
A．立B．变址C．间接D．直接
12．浮点机中判断补码规格化形式原______
A．尾数第数位1数符意 B．尾数符号位第数位相
C．尾数符号位第数位 D．阶符数符
13．IO采统编址时进行输入输出操作指令______
A．控制指令 B．访存指令 C．输入输出指令 D．程序指令
14．设机器字长32位存储容量16MB双字编址寻址范围　　　
A．8MBB．2MC．4MD．16M
15． 寻址实现程序浮动提供较支持
A．间接寻址B．变址寻址C．相寻址D．直接寻址
16．超流水线技术______
A．缩短原流水线处理器周期 B．时钟周期时发条指令
C．条行操作指令组合成条具操作码字段指令 D．
17．叙述中错误______
A．指令周期第操作取指令B．进行取指令操作控制器需相应指令
C．取指令操作控制器动进行D．指令周期第操作取数
18．IO机交换信息方式中DMA方式特点______
A．CPU设备串行工作传送程序串行工作
B．CPU设备行工作传送程序串行工作
C．CPU设备行工作传送程序行工作
D．CPU设备串行工作传送程序行工作
19．9BH表示移码（含1位符号位）．应十进制数______
A．27 B．27 C．101 D．101
20．二址指令中 正确
A．指令址码字段存放定操作数 B．指令址码字段存放定操作数址
C．运算结果通常存放中址码提供址中
D．指令址码字段存放定操作码
二填空题（20分空1分）
1．32位字长浮点数中阶码8位（含1位阶符）基值2尾数24位（含1位数符）应正数 A 绝值 B 机器数采补码表示尾数规格化形式应正数 C 负数 D （均十进制表示）
2．CPU存取出条指令执行该指令时间 A 通常包含干 B 者包含干 C D
E 组成级时序系统
3．假设微指令操作控制字段18位采直接控制条微指令时启动 A 微操作命令采字段直接编码控制求条微指令时启动3微操作微指令操作控制字段应分 B 段字段微操作数相样微指令格式包含 C 微操作命令
4．8体低位交叉存储器假设存取周期TCPU隔 t（T 8t）时间启动存储体次存储器中取出16字需 A 存取周期
5．IO机交换信息控制方式中 A 方式CPU设备串行工作 B C 方式CPU设备行工作前者传送程序行者传送机串行
6．设n 16位（包括符号位）原码两位需做 A 次移位做
B 次加法补码Booth算法需做 C 次移位做 D 次加法
三名词解释（10分题2分）
1．步控制方式 2．周期窃取 3．双重分组跳跃进位 4．直接编码 5．硬件量法
四计算题（5分）
设x +y +试变形补码计算x + y
五简答题（15分）
1．某机存容量4M×32位存储字长等指令字长该机指令系统具备129种操作操作码位数固定具直接间接立相基址变址六种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
2．说机器频越快机器速度越快什？
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L3L2L4L1L0写出中断源屏蔽字（5分）

中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4


六问答题（20分）
（1）画出机框图（求画寄存器级）（2）存储器容量64K×32位指出图中寄存器位数（3）写出组合逻辑控制器完成 LDA X （X存址）指令发出全部微操作命令节拍安排（4）采微程序控制需增加微操作？
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示画出CPU存储器连接图求：

（1）存储芯片址空间分配：4K址空间系统程序区相邻4K址空间系统程序工作区系统程序工作区相邻24K户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

计算机组成原理试题十七
选择题（5分题1分）
1．某机字长8位采补码形式（中1位符号位）机器数表示范围__C____
A．127 ～ 127 B．128 ～ +128 C．128 ～ +127 D．128 ～ +128
2．__C__计算机系统中外设存储器单元统编址IO指令
A．单总线B．双总线C．三总线D．三种总线
3．某计算机字长32位存储容量64KB．字编址寻址范围_B_____
A．16KB B．16K C．32K D．32KB
4．中断量提供__C____
A选中设备址B传送数起始址C中断服务程序入口址D程序断点址
5．Cache址映象中B　　　较采容寻址相联存储器实现
A．直接映象B．全相联映象C．组相联映象 D．
6．总线异步通信方式___A___
A．采时钟信号采握手信号B．采时钟信号采握手信号
C．采时钟信号采握手信号D．采时钟信号采握手信号
7．磁盘存储器中查找时间___A___
A．磁头移动找柱面需时间B．磁道找找扇区需时间
C．扇区中找找数需时间 D．
8．控制器控制信号中相容信号__C____信号
A．相互代B．相继出现C．时出现D．时出现
9．计算机操作单位时间__A____
A．时钟周期B．指令周期C．CPU周期D．执行周期
10．CPU包括___A___
A．址寄存器B．指令寄存器IRC．址译码器D．通寄存器
11． B 寻址便处理数组问题
A．间接寻址B．变址寻址C．相寻址D．立寻址
12．设寄存器容10000000等0__D____
A．原码 B．补码 C．反码 D．移码
13．8特组成字符少需10特传送____B__传送方式
A．步 B．异步 C．联 D．混合

14．设机器字长32位存储容量16MB双字编址寻址范围　　B　（存储器 4）
A．8MB B．2M C．4M D．16M
15． C 寻址实现程序浮动提供较支持
A．间接寻址 B．变址寻址 C．相寻址 D．直接寻址
16．超标量技术____B__
A．缩短原流水线处理器周期 B．时钟周期时发条指令
C．条行操作指令组合成条具操作码字段指令 D．
17．控制器控制方式中机器周期时钟周期数相属___A___
A．步控制 B．异步控制 C．联合控制 D．局部控制
18．IO机交换信息方式中中断方式特点__B____
A．CPU设备串行工作传送程序串行工作B．CPU设备行工作传送程序串行工作
C．CPU设备行工作传送程序行工作D．CPU设备串行工作传送程序行工作
19．定点运算发生溢出时应____C__
A．左规格化 B．右规格化 C．发出出错信息 D．舍入处理
20．址格式指令中列 B 正确
A．仅操作数址指令址码提供B．操作数两操作数
C．定两操作数隐含 D．指令址码字段存放定操作码
二填空题（20分空1分）
1．设浮点数阶码8位（含1位阶符）尾数24位（含1位数符）32位二进制补码浮点规格化数应十进制真值范围：正数 A 正数 B 负数 C 负数 D
2．总线复CPU中 A B 组总线必须采 C 控制方法先 D 信号 E 信号保存
3．微指令格式分 A 型 B 型两类中 C 型微指令较长微程序结构换取较短微指令结构
4．果Cache容量128块直接映象存中第i块映象缓存第 A 块
5．IOCPU间采串行传送行传送间联络方式（定时方
式）分 A B C 三种
6．设n 4位（包括符号位）原码两位需做 A 次移位做
B 次加法补码Booth算法需做 C 次移位做 D 次加法
三名词解释（10分题2分）
1．异步控制方式 2．量址 3．直接寻址 4．字段直接编码 5．重中断
四计算题（5分）
设浮点数字长32位欲表示±6万十进制数保证数精度条件阶符数符取1位外阶码尾数取位？样分配该浮点数溢出条件什？
五简答题（15分）
1．某机存容量4M×16位存储字长等指令字长该机指令系统具备85种操作操作码位数固定具直接间接立相基址变址六种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
2．程序查询方式程序中断方式程序实现外围设备输入输出
？（5分）
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L4L3L2L1L0写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4


六问答题（20分）
（1）画出机框图（求画寄存器级）
（2）存储器容量64K×32位指出图中寄存器位数
（3）写出组合逻辑控制器完成 ADD X （X存址）指令发出全部微操作命令节拍安排
（4）采微程序控制需增加微操作？
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列存储芯片：1K×4位RAM4K×8位RAM2K×8位ROM74138译码器种门电路图示画出CPU存储器连接图求：
（1）存址空间分配：A000H～A7FFH系统程序区A800H～AFFFH户程序区
（2）合理选述存储芯片说明选片写出片存储芯片二进制址范围
（3）详细画出存储芯片片选逻辑


计算机组成原理试题十八

选择题（20分题1分）
1．指令系统中采寻址方式目__C___
A．降低指令译码难度 B．缩短指令字长扩寻址空间提高编程灵活性
C．实现程序控制 D．寻找操作数
2．计算机总线结构优点便实现积木化缺点__C____
A．址信息数信息控制信息时出现B．址信息数信息时出现
C．两种信息源代码总线中时传送 D．址信息数信息时出现
3．16K×32位存储器址线数线总_B__
A．48 B．46 C．36 D．38
4．列叙述中___A___正确
A．存RAMROM组成 B．存ROM组成
C．存RAM组成 D．存SRAM组成
5．三种集中式总线控制中C______方式响应时间快
A．链式查询 B．计数器定时查询 C．独立请求 D．
6．编程读存储器___A__
A．定改写B．定改写C．定改写D．
7．述__B___种情况会提出中断请求
A．产生存储周期窃取 B．键盘输入程中次键
C．两数相加结果零 D．结果溢出

8．列叙述中___A___错误
A．采微程序控制器处理器称微处理器
B．微指令编码中编码效率低直接编码方式
C．种微址形成方式中增量计数器法需序控制字段较短
D．错
9．直接寻址条件转移指令功指令中址码送入A______
A．PC B．址寄存器C．累加器D．ACC
10．响应中断请求条件__B____
A．外设提出中断 B．外设工作完成系统允许时
C．外设工作完成中断标记触发器1时 D．CPU提出中断
11．变址寻址基址寻址效址形成方式类似___C___
A．变址寄存器容程序执行程中变
B．程序执行程中变址寄存器基址寄存器容变
C．程序执行程中基址寄存器容变变址寄存器中容变
D．变址寄存器容程序执行程中变
12．原码加减交法中符号位单独处理参加操作数___C_
A．原码 B．绝值 C．绝值补码 D．补码
13．DMA方式____B_
A．然高速外围设备信息传送代中断方式
B．取代中断方式 C．CPU请求中断处理数传送 D．取代中断方式
14．设机器字长32位存储容量16MB双字编址寻址范围　B　　
A．8MB B．2M C．4M D．16M
15．设变址寄存器X形式址D某机具先间址变址寻址方式种寻址方式效址___B___
A．EA (X) +D B．EA (X) + (D) C．EA ((X) +D) D．EA X +D
16．程序计数器PC属B______
A．运算器 B．控制器 C．存储器 D．IO设备
17．计算机执行法指令时操作较复杂需更时间通常采___C___控制方式
A．延长机器周期节拍数B．异步C．中央局部控制相结合D．步
18．目前型微型计算机里普遍采字母字符编码_C____
A．BCD码B．十六进制代码C．ASCII码D．海明码
19．设寄存器容10000000等 0__A___
A．原码 B．补码 C．反码 D．移码
20．述关恢复余数法时需恢复余数说法中D__B____正确
A．次余数正时恢复次余数 B．次余数负时恢复次余数
C．次余数0时恢复次余数 D．时候恢复余数
二填空题（20分空1分）
1．IO机交换信息方式中 A B 需通程序实现数传送中
C 体现CPU设备串行工作
2．设 n 8 （包括符号位）机器完成次加移位需100ns原码位需 A ns补码Booth算法需 B ns
3．条隐含寻址算术运算指令指令字中明确出 A 中操作数通常隐含 B 中
4．设浮点数阶码4位（含1位阶符）移码表示尾数16位（含1位数符）补码规格化表示应正数机器数形式 A 真值 B （十进制表示）应绝值负数机器数形式 C 真值 D （十进制表示）
5．总线异步通信方式中通信双方通 A B C 三种类型联络
6．磁表面存储器记录方式总分 A B 两类前者特点 C 者特点 D
7．微程序控制器中条机器指令应 A 某机38条机器指令通常应 B
三解释列概念（10分题2分）
1．CMDR 2．总线判优 3．系统行性 4．进位链 5．间接寻址
四计算题（6分）
设机器A频8MHz机器周期含4时钟周期该机均指令执行速度04MIPS试求该机均指令周期机器周期指令周期包含机器周期？果机器B频12MHz机器周期含4时钟周期试问B机均指令执行速度少MIPS？
五简答题（20分）
1．说明微程序控制器中微指令址种形成方式（6分）
2．什计算机频频机器周期什关系？（4分）（CU 4）
3．某机五中断源中断响应优先序高低L0L1L2L3L4现求优先序改L3L2L0L4L1写出中断源屏蔽字（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4


4．某机存容量4M×16位存储字长等指令字长该机指令系统具备65种操作操作码位数固定具直接间接立相变址五种寻址方式（5分）
（1）画出址指令格式指出字段作
（2）该指令直接寻址范围（十进制表示）
（3）次间址寻址范围（十进制表示）
（4）相寻址位移量（十进制表示）
六问答题（15分）
1．序写出完成条加法指令SUB α(α存址)两种控制器发出微操作命令节拍安排（8分）
2．假设磁盘采DMA方式机交换信息传输速率2MBsDMA预处理需1000时钟周期DMA完成传送处理中断需500时钟周期果均传输数长度4KB试问硬盘工作时50MHz处理器需少时间率进行DMA辅助操作（预处理处理）（7分）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示画出CPU存储器连接图求：
（1）存储芯片址空间分配：0～8191系统程序区8192～32767户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

计算机组成原理试题十九

选择题（20分题1分）
1．零址运算指令指令格式中出操作数址操作数__C____
A．立数栈顶 B．暂存器 C．栈顶次栈顶 D．累加器
2．_C__区分存储单元中存放指令数
A．存储器B．运算器C．控制器D．户
3．谓三总线结构计算机指__B__
A．址线数线控制线三组传输线B．IO总线存总统DMA总线三组传输线
C．IO总线存总线系统总线三组传输线D．设备总线存总线控制总线三组传输线．
4．某计算机字长32位存储容量256KB字编址寻址范围_B___
A．128KB．64KC．64KBD．128KB
5．机设备传送数时采_A_____机设备串行工作
A．程序查询方式B．中断方式C．DMA方式D．通道
6．整数定点机中述第___B__种说法正确
A．原码反码表示 1补码表示 1B．三种机器数均表示 1
C．三种机器数均表示 1三种机器数表示范围相D．三种机器数均表示 1
7．变址寻址方式中操作数效址___C___
A．基址寄存器容加形式址（位移量） B．程序计数器容加形式址
C．变址寄存器容加形式址 D．
8．量中断__C____
A．外设提出中断 B．硬件形成中断服务程序入口址
C．硬件形成量址量址找中断服务程序入口址 D．
9．节拍信号宽度指__C____
A．指令周期 B．机器周期 C．时钟周期 D．存储周期
10．微程序存储EPROM中控制器__A____控制器
A．静态微程序 B．毫微程序 C．动态微程序 D．微程序
11．隐指令指__D
A．操作数隐含操作码中指令B．机器周期里完成全部操作指令
C．指令系统中已指令 D．指令系统中没指令
12．16位二进制数表示浮点数时列方案中第__B__种
A．阶码取4位（含阶符1位）尾数取12位（含数符1位）
B．阶码取5位（含阶符1位）尾数取11位（含数符1 位）
C．阶码取8位（含阶符1位）尾数取8位（含数符1位）
D．阶码取6位（含阶符1位）尾数取12位（含数符1位）
13．DMA方式__B__
A．然高速外围设备信息传送代中断方式B．取代中断方式
C．CPU请求中断处理数传送 D．中断机制
14．中断周期中__D___允许中断触发器置0
A．关中断指令 B．机器指令 C．开中断指令 D．中断隐指令
15．单总线结构CPU中连接总线部件___B___
A．某时刻总线发送数总线接收数
B．某时刻总线发送数时总线接收数
C．时总线发送数时总线接收数
D．时总线发送数时总线接收数
16．三种集中式总线控制中_A_____方式电路障敏感
A．链式查询B．计数器定时查询C．独立请求D．
17．16K×8位存储器址线数线总___D___
A．48 B．46 C．17 D．22．
18．间址周期中____C__
A．指令间址操作相B．存储器间接寻址指令操作相
C．存储器间接寻址寄存器间接寻址指令操作D．
19．述说法中__B__正确
A．EPROM改写机存储器种
B．EPROM改写作机存储器
C．EPROM改写次作机存储器
D．EPROM改写作机存储器
20．印机分类方法否印汉字区分分___C__
A．行式印机串行式印机 B．击式印机非击式印机
C．点阵式印机活字式印机 D．激光印机喷墨印机
二填空（20分空1分）
1．设浮点数阶码8位（含1位阶符）尾数24位（含1位数符）32位二进制补码浮点规格化数应十进制真值范围：正数 A 正数
B 负数 C 负数 D
2．指令寻址基方式两种种 A 寻址方式指令址 B 出种 C 寻址方式指令址 D 出
3．四程段浮点加法器流水线中假设四程段时间分T1 60ns﹑T2 50ns﹑T3 90ns﹑T4 80ns加法器流水线时钟周期少 A 果采样逻辑电路流水线方式浮点加法需时间 B
4．浮点数尾数右移时欲值变阶码必须 A 尾数右移1位阶码 B
5．存储器m（m＝1248…）模块组成模块 A
B 寄存器存储器采 C 编址存储器带宽增加原 D 倍
6．序写出重中断中断服务程序包括 A B C
D 中断返回部分
三名词解释(10分题2分)
1．微操作命令微操作 2．快速缓存储器 3．基址寻址 4．流水线中发技术 5．指令字长
四计算题（5分）
设机器数字长8位（含1位符号位）设A＝B＝计算[AB]补原成真值
五简答题（20分）
1．异步通信步通信区什说明通信双方联络（4分）
2．什外围设备通接口CPU相连？接口功？（6分）
3．设某机四中断源ABCD硬件排队优先次序A > B > C > D现求中断处理次序改D > A > C > B（5分）
（1）写出中断源应屏蔽字
（2）图时间轴出四中断源请求时刻画出CPU执行程序轨迹设中断源中断服务程序时间均20ms
B
D
A
C
40
50
60
70
80
90
30
20
5
15
10
t (ms)
程序





4．某机器采址格式指令系统允许直接间接寻址机器配备硬件：ACCMARMDRPCXMQIR变址寄存器RX基址寄存器RB均16位（5分）
（2） 采单字长指令完成105种操作指令直接寻址范围少？次间址寻址范围少？画出指令格式说明字段含义
（3） 采双字长指令操作码位数寻址方式变指令直接寻址范围少？画出指令格式说明字段含义
（4） 存储字长变采什方法访问容量8MB存？需增设硬件？
六问答题（15分）
1．设CPU中部件相互连接关系图示图中W写控制标志R读控制标志R1R2暂存器（8分）

（1）假设求取指周期ALU完成 (PC) + 1→PC操作（ALU源操作数完成加1运算）求少节拍写出取指周期全部微操作命令节拍安排
（2）写出指令ADD # α（#立寻址特征隐含操作数ACC中）执行阶段需微操作命令节拍安排
2．DMA接口部件组成？数交换程中应完成功？画出DMA工作程流程图（包括预处理处理）
七设计题（10分）
设CPU16根址线8根数线作访存控制信号（低电效）作读写控制信号（高电读低电写）现列芯片种门电路（门电路定）图示画出CPU存储器连接图求：
（1）存储芯片址空间分配：4K址空间系统程序区相邻4K址空间系统程序工作区16K址空间户程序区
（2）指出选存储芯片类型数量
（3）详细画出片选逻辑

（1）存址空间分配：6000H～67FFH系统程序区6800H～6BFFH户程序区
（2）合理选述存储芯片说明选片？
（3）详细画出存储芯片片选逻辑图

计算机组成原理试题二十

选择题（20分题1分）
1．户计算机通信界面___B___
A．CPUB．外围设备C．应程序D．系统程序
2．零址运算指令指令格式中出操作数址操作数_C_____
A．立数栈顶 B．暂存器 C．栈顶次栈顶 D．程序计数器动加+1
3．水型微指令特点__A____
A．次完成操作 B．微指令操作控制字段进行编码
C．微指令格式简短 D．微指令格式较长
4．计算机部分软件永恒存读存储器中称___C___
A．硬件 B．软件 C．固件 D．辅助存储器
5．机设备传送数时采___A___机设备串行工作
A．程序查询方式B．中断方式C．DMA方式D．通道
6．计算机中关ALU描述__D___正确
A．做算术运算做逻辑运算 B．做加法 C．存放运算结果 D．答案
7．谓三总线结构计算机指____B__
A．址线数线控制线三组传输线 B．IO总线存总统 DMA总线三组传输线
C．IO总线存总线系统总线三组传输线 D．
8．集中式总线控制中__A____方式电路障敏感
A．链式查询B．计数器定时查询C．独立请求D．总线式
9．某RAM芯片容量512×8位电源接端外该芯片引出线少数目___C___
A．21 B．17C．19D．20
10．活动头磁盘存储中信息写入读出磁盘__B____进行
A．行方式B．串行方式C．串方式D．串方式
11．叙述__C____正确
A．外部设备旦发出中断请求便立CPU响应
B．外部设备旦发出中断请求CPU应立响应
C．中断方式般处理机出现服务请求 D．程序查询键盘中断
12．列_____D_种说法误差
A．二进制整数十进制表示 B．二进制数十进制表示
C．十进制整数二进制表示 D．十进制数二进制表示
13．堆栈寻址方式中设A累加器SP堆栈指示器MSPSP指示栈顶单元果进栈操作动作序(SP – 1) → SP(A) → MSP出栈操作动作序应__A___
A．(MSP) → A(SP) + 1 → SP B．(SP) + l → SP(MSP) → A
C．(SP) – 1 → SP(MSP) → A D．
14．指令寄存器位数取决___B___
A．存储器容量 B．指令字长 C．机器字长 D．存储字长
15．控制器控制方式中机器周期时钟周期数相属__A____
A．步控制B．异步控制C．联合控制D．工控制
16．列叙述中___B___正确
A．控制器产生控制信号称微指令B．微程序控制器硬连线控制器更加灵活
C．微处理器程序称微程序D．指令微指令
17．CPU中译码器_B_____
A．址译码B．指令译码C．选择路数ALUD．数译码
18．直接寻址条件转移指令功指令中址码送入____A__
A．PC B．址寄存器C．累加器D．ALU
19．通道程序__B____组成
A．IO指令B．通道控制字（称通道指令）C．通道状态字D．微程序
20．磁盘磁带两种磁表面存储器中存取时间存储单元物理位置关存储方式分__B___
A．二者串行存取 B．磁盘部分串行存取磁带串行存取
C．磁带部分串行存取磁盘串行存取 D．二者行存取
二填空题（20分题1分）
1．完成条指令般分 A 周期 B 周期前者完成 C 操作者完成 D 操作
2．常见数传送类指令功实现 A B 间 C D 间数传送
3．微指令格式分 A 型 B 型两类中 C 型微指令较长微程序结构换取较短微指令结构
4．Cache－存址映象中 A 灵活性强 B 成高
5．采硬件量法形成中断服务程序入口址CPU中断周期需完成 A
B C 操作
6．某数定点机字长8位（含1位符号位）机器数分采原码补码反码时应真值范围分 A B C （均十进制表示）
三名词解释（10分题2分）
1．时钟周期 2．刷新 3．总线仲裁 4．机器指令 5．超流水线
四计算题（5分）
设浮点数字长32位欲表示±6万十进制数保证数精度条件阶符数符取1位外阶码尾数取位？样分配该浮点数溢出条件什？
五简答题（15分）
1．计算机中原码反码表示 1种说法否正确什？（2分）
2．采高速芯片外分指出存储器运算器控制器IO系统采什方法提高机器速度举例简说明（4分）
3．异步通信步通信区什说明通信双方联络（4分）
4．DMA方式中CPUDMA接口分时存种方法？简说明（5分）
六问答题（20分）
1．已知带返转指令含义图示写出机器完成带返转指令时取指阶段执行阶段需全部微操作命令节拍安排果采微程序控制需增加微操作命令？（8分）

2．（6分）（指令系统 3）条双字长取数指令（LDA）存存储器100101单元中第字操作码寻址特征M第二字形式址假设PC前值100变址寄存器XR容100基址寄存器容200存储器单元容图示写出列寻址方式中取数指令执行结束累加器AC容


LDA
M
300

┇

800
┇

700
400
500
┇

200
┇

600
寻址方式 AC容

（7） 直接寻址

（8） 立寻址

（9） 间接寻址

（10） 相寻址

（11） 变址寻址

（12） 基址寻址
800
500
402
401
400
300
102
101
100

3．（6分）设某机四中断源ABCD硬件排队优先次序A > B > C > D现求中断处理次序改D > A > C > B
（1）写出中断源应屏蔽字
（2）图时间轴出四中断源请求时刻画出CPU执行程序轨迹设中断源中断服务程序时间均20ms
B
D
A
C
40
50
60
70
80
90
30
20
5
15
10
t (ms)
程序





七设计题（10分）
设CPU16根址线8根数线作访存控制信号作读写命令信号（高电读低电写）设计容量32KB址范围0000H~7FFFH采低位交叉编址四体行存储器求：
（1）采图列芯片详细画出CPU存储芯片连接图
（2）指出图中存储芯片容量址范围（十六进制表示）






文档香网(httpswwwxiangdangnet)户传

《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档