encryption decryption terminal based on FPGA SOC
摘:系统设计种基Xilinx SPARTAN 3EFPGA片系统线加密通信终端充分应软硬件编程优势实现基硬件描述语言VHDL硬件AES加解密软核microbalze实现流程控制线通信帧结构处理机交互验证高速效实现保密通信
关键词:片系统 AES加密算法 MicroBlaze CC2420 数帧结构 FPGA
1 引言:
利软件实施加密算法已成实时安全通信系统重瓶颈更糟糕标准商品化CPUDSP法数加密算法计算求外CPUDSP需完成太务基FPGA高度优化编程硬件安全性解决方案提供行处理力达求加密处理性基准[1]然果仅FPGA编程VHDL实现话系统够灵活升级困难况实现起难度系统AES加密算法例Xilinx SPARTAN 3E开发台xilinx嵌入式软核microblaze控制器调fpga硬件VHDL编程实现AES加解密控制CC2420实现高速效数通信
2系统设计思想:
设计硬件描述语言VHDLFPGA数字逻辑层面实现AES加解密系统扩展性构建良机交互设计通PS2键盘输入加密密钥显示LCD软核MicroBlaze通SPI总线读写FIFORAM控制射频芯片CC2420系统具信道选择址识动CRC校验功系统更加安全通信误码率更低
21 数帧结构设计
更提高系统数传输率官方zigbee数帧格式基础做修改采表52示数帧格式数帧发送时CC2420动数包开始处加前导码帧起始分隔符数包末尾加CRC检验
preamble
SFD
length
destination
source
payload
CRCCorr
4 bytes
1 byte
1 byte
1 byte
1 byte
16 bytes
2 byte
全零
0x7A
数长度
0x12
目址
源址
发送16
字节信息
CRC校验误
标识字节
3系统模块构成:
控制台
位机输入
Vhdl加密
LCD
SPI
控制台
位机输入
Vhdl解密
SPI
LCD
PS2键盘输入key
PS2接口
PS2接口
系统总体控制数流图
31 AES加解密模块
32 数
4程序流程程序:
5结:
6参考文献:
[1] A E S算法FPGA实现分析唐金艺海军计算技术研究
《香当网》用户分享的内容,不代表《香当网》观点或立场,请自行判断内容的真实性和可靠性!
该内容是文档的文本内容,更好的格式请下载文档